天眼查顯示，上海華虹宏力半導體制造有限公司近日取得一項名為“降低柵源電容的方法”專利公布，申請公布日為2024年12月10日，申請公布號為CN119108271A。

本發(fā)明提供一種降低柵源電容的方法，在襯底上外延形成外延層；在外延層頂部形成柵溝槽，在柵溝槽的底部形成有第一柵極介電層以及形成于第一柵極介電層上的第一多晶硅柵極；在第一多晶硅柵極、第一柵極介電層上形成有隔離層；在剩余柵溝槽的側(cè)壁以及外延層上形成有第二柵極介電層；形成填充剩余柵溝槽的第二多晶硅柵極，研磨第二多晶硅柵極至第二柵極介電層上；回刻蝕第二多晶硅柵極，使得第二溝槽柵極在柵溝槽處形成1000至2000埃深度的凹槽，判斷柵溝槽頂端的臺階上的第二柵極介電層的厚度是否小于目標值，若是，則在外延層和凹槽上形成刻蝕保護層。晶圓級測試本發(fā)明工藝的輸入電容值較現(xiàn)有技術(shù)工藝下降約10％。