天眼查顯示，華進(jìn)半導(dǎo)體封裝先導(dǎo)技術(shù)研發(fā)中心有限公司“一種芯片和被動元器件混合堆疊結(jié)構(gòu)及其形成方法”專利公布，申請公布日為2024年9月6日，申請公布號為CN118610099A。
本發(fā)明涉及一種芯片和被動元器件混合堆疊結(jié)構(gòu)及其形成方法，其中形成方法包括：在基板的表面貼裝多個被動元器件；以及利用固晶膜將第一芯片布置在被動元器件的上方。本發(fā)明利用固晶膜在被動元器件上方堆疊芯片，解決因被動元器件數(shù)量多，采用平鋪貼裝被動元器件和芯片會使產(chǎn)品封裝尺寸大大增加的問題。利用固晶膜貼片時包裹被動元器件和貼片一次完成，步驟少，操作簡單；固晶膜的厚度可選，芯片貼裝高度的控制精度更高；使用固晶膜貼裝芯片，貼裝后芯片表面的平整度高。
*此內(nèi)容為集微網(wǎng)原創(chuàng)，著作權(quán)歸集微網(wǎng)所有，愛集微，愛原創(chuàng)
華進(jìn)半導(dǎo)體 “一種重布線結(jié)構(gòu)的制備方法及重布線結(jié)構(gòu)”專利公布
華進(jìn)半導(dǎo)體：深耕先進(jìn)封裝領(lǐng)域，為客戶提供一站式服務(wù)
第11屆華進(jìn)半導(dǎo)體開放日暨異質(zhì)集成封裝技術(shù)論壇圓滿召開
華進(jìn)半導(dǎo)體“一種構(gòu)造多芯片封裝結(jié)構(gòu)的方法及多芯片封裝結(jié)構(gòu)”專利公布
華進(jìn)半導(dǎo)體共同承辦第十六屆集成電路封測產(chǎn)業(yè)鏈創(chuàng)新發(fā)展論壇(CIPA 2024)
華進(jìn)半導(dǎo)體“一種單片集成的高精度高速雙光斑同步位置探測器結(jié)構(gòu)”專利獲授權(quán)
微信：
郵箱：laoyaoba@gmail.com
PDF 加載中...