天眼查顯示，華進(jìn)半導(dǎo)體封裝先導(dǎo)技術(shù)研發(fā)中心有限公司“一種構(gòu)造多芯片封裝結(jié)構(gòu)的方法及多芯片封裝結(jié)構(gòu)”專(zhuān)利公布，申請(qǐng)公布日為2024年9月6日，申請(qǐng)公布號(hào)為CN118613062A。

本發(fā)明涉及半導(dǎo)體封裝技術(shù)領(lǐng)域，提出一種構(gòu)造多芯片封裝結(jié)構(gòu)的方法及多芯片封裝結(jié)構(gòu)。該方法包括下列步驟：構(gòu)造三維集成深溝槽電容器（3D?IDTC）；提供雙面互連的高帶寬存儲(chǔ)芯片（HBM）以及雙面互連的系統(tǒng)級(jí)芯片（SOC）；以及將所述三維集成深溝槽電容器、所述雙面互連的高帶寬存儲(chǔ)芯片以及所述雙面互連的系統(tǒng)級(jí)芯片封裝以形成多芯片封裝結(jié)構(gòu)。本發(fā)明通過(guò)堆疊多個(gè)具有DTC和TSV的硅晶圓，可以獲得N倍的電容和更低的等效串聯(lián)電感特性，同時(shí)在SOC周?chē)贾?D集成深溝槽電容器，其互連距離短，可以快速實(shí)現(xiàn)大電容的電源去耦。