英特爾在2025年VLSI研討會上發(fā)布了關(guān)于Intel 18A（1.8nm級）制程技術(shù)的詳細(xì)論文，這是該公司首次將該制造工藝的所有技術(shù)參數(shù)整合成完整文檔。這項新制程預(yù)計在能效、性能與芯片面積上實現(xiàn)顯著突破：相較前代Intel 3（7nm級）有顯著提升，技術(shù)密度提升30%，同時性能提高25%或功耗降低36%。
更具戰(zhàn)略意義的是，Intel 18A有望成為英特爾多年來首個能與臺積電最先進(jìn)制程正面交鋒的技術(shù)，兩家公司的該級別工藝都將在2025下半年啟動量產(chǎn)。那么，英特爾的Intel 18A工藝能與臺積電即將推出的N2（2nm）工藝競爭嗎？
PPA優(yōu)勢詳解
Intel 18A制程將同時適用客戶端與數(shù)據(jù)中心產(chǎn)品，首款采用該工藝的Panther Lake CPU計劃于今年晚些時候正式發(fā)布。針對不同應(yīng)用場景，英特爾為Intel 18A開發(fā)了兩種標(biāo)準(zhǔn)單元庫：高性能（HP）版本，單元高度180nm（180CH）；高密度（HD）版本，單元高度160nm（160CH），更適合低功耗應(yīng)用。
英特爾表示，相較Intel 3制程，Intel 18A在性能上提升了25%。這一提升是在不增加電壓或電路復(fù)雜度的前提下，通過1.1V電壓、180CH HD庫構(gòu)建的典型Arm核心子模塊實現(xiàn)的。在相同時鐘頻率與電壓條件下，Intel 18A功耗比Intel 3降低36%。若電壓降至0.75V時，Intel 18A仍可保持18%速度優(yōu)勢并減少38%能耗。此外，Intel 18A制程設(shè)計占用面積比Intel 3減少約28%。
不過，兩者電壓支持的差異：Intel 3支持<0.6V、0.75V、1.1V和1.3V，特別適合需要數(shù)十個核心高負(fù)載峰值性能和低功耗狀態(tài)切換的數(shù)據(jù)中心設(shè)備；而Intel 18A目前僅支持0.4V、0.75V、1.1V，雖完美適配客戶端PC與數(shù)據(jù)中心CPU，但對需要極致高頻的處理器或許不足。不過Intel 18A的其他優(yōu)勢足以彌補1.3V電壓缺失對大多數(shù)應(yīng)用場景的影響。
Intel 18A制程集成0.021μm2高密度SRAM存儲單元，約為31.8Mb/mm2的存儲密度，較Intel 4（7nm級）采用的0.024μm2單元顯著改善，與臺積電N5/N3E（5nm/3nm）節(jié)點持平。但臺積電即將量產(chǎn)的N2制程將進(jìn)一步壓縮單元尺寸至0.0175μm2，實現(xiàn)約38Mb/mm2的更高密度。
Intel 18A制程采用第二代RibbonFET全環(huán)繞柵極（GAA）晶體管與PowerVia背面供電網(wǎng)絡(luò)（BSPDN），下文將具體解析英特爾實現(xiàn)GAA晶體管與背面供電的關(guān)鍵技術(shù)路徑。
RibbonFET GAA技術(shù)解析
在GAA晶體管中，柵極實現(xiàn)了對溝道的全方位包裹，相較僅三面包裹的FinFET結(jié)構(gòu)，該架構(gòu)能提供更出色的靜電控制。通過調(diào)節(jié)有效溝道寬度（Weff），工程師可精準(zhǔn)調(diào)控器件特性以滿足高性能或低功耗需求。這通常通過改變納米片的寬度與堆疊數(shù)量實現(xiàn)：增加片數(shù)或拓寬片寬可提升驅(qū)動電流與性能（代價是功耗上升），而減少片數(shù)或收窄片寬則會同步降低性能與功耗。
Intel 18A制程的RibbonFET晶體管采用四條納米帶結(jié)構(gòu)，并支持八檔邏輯閾值電壓（VT），包含四檔NMOS與四檔PMOS，電壓跨度達(dá)180mV。這種精細(xì)的VT分級通過基于偶極子的工作函數(shù)調(diào)節(jié)技術(shù)實現(xiàn)，該方案無需改變晶體管物理尺寸即可精確控制其電氣特性?？紤]到RibbonFET等GAA結(jié)構(gòu)的空間限制（傳統(tǒng)摻雜調(diào)整方法在此類結(jié)構(gòu)中收效甚微），這種調(diào)控手段顯得尤為關(guān)鍵。
論文中的英特爾圖表顯示：盡管VT調(diào)節(jié)范圍寬廣，該晶體管仍展現(xiàn)出優(yōu)異的電氣特性，包括陡峭的亞閾值斜率，以及在Id-Vg與Id-Vd曲線中均表現(xiàn)穩(wěn)定的驅(qū)動電流。這些數(shù)據(jù)證實英特爾成功實現(xiàn)了全VT頻譜下的器件性能控制，使設(shè)計人員能在同一工藝制程中靈活平衡頻率、功耗與漏電流，為電路設(shè)計提供更多選擇空間。
PowerVia背面供電技術(shù)
英特爾的PowerVia背面供電網(wǎng)絡(luò)（BSPDN）將電力傳輸從頂部金屬層轉(zhuǎn)移到芯片背面，從而實現(xiàn)電源布線與信號線路的物理隔離。該技術(shù)解決了后端工藝（BEOL）層垂直連接電阻上升的問題，從而提升晶體管效率并降低功耗。此外，它還能避免電源干擾導(dǎo)致的信號衰減，并支持邏輯元件更緊密的排布，最終提高整體電路密度。
英特爾PowerVia通過晶體管接觸點進(jìn)行供電，相較臺積電計劃2026年下半年與A16（1.6nm級）制程同步推出的“超級供電軌”（Super Power Rail，直接連接每個晶體管的源極和漏極），該方案復(fù)雜度略低。除BSPDN外，英特爾還采用新型高密度金屬-絕緣體-金屬（MIM）電容器來增強電源穩(wěn)定性。
現(xiàn)披露的背面供電關(guān)鍵技術(shù)優(yōu)勢包括：
1.密度提升：PowerVia使晶體管密度增加8%~10%，這在Intel 18A工藝使晶體管密度相比Intel 3增加1.3倍的過程中起到相當(dāng)大的作用；
2.電氣性能優(yōu)化：Intel 18A工藝正面金屬層得益于改進(jìn)的金屬化技術(shù)與超低介電常數(shù)材料的使用，實現(xiàn)約12%的阻容（RC）性能提升，通孔電阻較Intel 3降低24%~49%；
3.壓降控制：在Intel 3最惡劣工況下，Intel 18A的PowerVia將電壓波動抑制效果最高提升10倍；
4.設(shè)計簡化：BSPDN通過分離電源/信號布線，顯著降低芯片設(shè)計復(fù)雜度。
PowerVia的可靠性
作為業(yè)界首個用于大規(guī)模量產(chǎn)的背面供電網(wǎng)絡(luò)（BSPDN），英特爾同時公布了PowerVia的可靠性測試結(jié)果，驗證了其長期耐用性與芯片-封裝交互（CPI）性能。
根據(jù)JEDEC標(biāo)準(zhǔn)的TQV測試，PowerVia在多項嚴(yán)苛應(yīng)力條件下均實現(xiàn)零故障：包括110℃/85%濕度環(huán)境下275小時的高加速應(yīng)力測試、165℃長達(dá)1000小時的高溫烘烤測試，以及-55℃~125℃溫度下進(jìn)行750次溫度波動測試。這些數(shù)據(jù)證明PowerVia能在惡劣工作環(huán)境中保持結(jié)構(gòu)與電氣完整性。
除CPI可靠性外，英特爾還評估了PowerVia對SRAM老化及性能穩(wěn)定性的影響。在等效1000小時高溫運行的條件下，SRAM陣列仍能保持穩(wěn)定的最低工作電壓（Vmin）并留有余量，未出現(xiàn)性能衰減。這表明PowerVia不會對敏感的片上存儲器產(chǎn)生負(fù)面影響，其可靠性足以支撐數(shù)字邏輯電路與嵌入式SRAM在長期應(yīng)力下的穩(wěn)定運行。這些發(fā)現(xiàn)共同證實了PowerVia在高性能、長生命周期計算平臺的部署成熟度。
可制造性優(yōu)勢
除了提升性能、降低功耗與增加晶體管密度外，英特爾18A工藝還同步優(yōu)化了生產(chǎn)流程與芯片設(shè)計。
工藝簡化：將供電網(wǎng)絡(luò)轉(zhuǎn)移至背面后，英特爾取消了正面電源網(wǎng)格，結(jié)合直接極紫外（EUV）圖形化技術(shù)，顯著減少了掩模版總量并簡化了前端金屬工藝。通過采用低吸收率掩模版與定制化尺寸調(diào)節(jié)，英特爾還實現(xiàn)了M0-M2金屬層的單次EUV圖形化。這種底層金屬工藝的簡化降低了制程復(fù)雜度，有助于抵消新增背面金屬層的成本（基于成熟的低成本制造技術(shù)），最終使整體設(shè)計流程更簡單經(jīng)濟。
熱管理優(yōu)化：Intel 18A工藝的PowerVia背面金屬層采用低電阻高導(dǎo)熱設(shè)計，可有效應(yīng)對GAA晶體管帶來的功率密度提升。載板鍵合工藝也針對背面散熱路徑進(jìn)行優(yōu)化，解決了高性能晶體管的熱管理難題。
兼容先進(jìn)封裝技術(shù)：PowerVia已證實與Foveros、EMIB等先進(jìn)封裝技術(shù)兼容（這一點從Panther Lake同時采用Intel 18A芯片塊與Foveros 3D技術(shù)即可印證）。
小結(jié)
英特爾對其Intel 18A制程節(jié)點的全面技術(shù)概述凸顯了架構(gòu)特性、性能表現(xiàn)與可制造性改進(jìn)，該制程引入了英特爾第二代RibbonFET（GAA全環(huán)繞柵極）晶體管及業(yè)界首個量產(chǎn)級背面供電網(wǎng)絡(luò)PowerVia。
這些創(chuàng)新技術(shù)共同實現(xiàn)了較Intel 3工藝最高25%的性能提升或36%的功耗降低，同時使晶體管密度提升約30%。具體而言：PowerVia貢獻(xiàn)了8%~10%的密度增益；金屬層阻容性能改善12%；電壓波動抑制效果最高提升10倍。
英特爾18A能否與臺積電N2抗衡？
英特爾18A制程的量產(chǎn)計劃正值競爭對手加速前進(jìn)之際。晶圓代工市場龍頭臺積電當(dāng)前占據(jù)超三分之二的全球份額，預(yù)計將在2nm世代保持顯著領(lǐng)先優(yōu)勢。臺積電計劃2025年下半年在其中國臺灣晶圓廠啟動2nm工藝量產(chǎn)，該制程首次采用全環(huán)繞柵極（GAA）晶體管架構(gòu)，相較3nm節(jié)點可提升10%~15%性能并降低30%功耗。更關(guān)鍵的是，臺積電展現(xiàn)了非凡的制造實力，據(jù)報道，其2nm制程當(dāng)前良率達(dá)60%，這一數(shù)字令人矚目。而今年3月有報告顯示，英特爾18A制程良率僅20%~30%，三星類似技術(shù)則達(dá)到40%。
臺積電還擁有龐大且忠實的客戶群，蘋果、AMD等大客戶已明確將采用其2nm工藝。甚至英特爾自身也在實施多元化戰(zhàn)略，委托臺積電代工部分2026年推出的Nova Lake桌面處理器。Counterpoint Research預(yù)測臺積電2nm產(chǎn)能有望在2025年四季度實現(xiàn)滿載。
盡管英特爾宣稱Intel 18A制程在性能與功耗上將優(yōu)于臺積電同級節(jié)點，但臺積電芯片在密度與成本方面可能仍具優(yōu)勢。雪上加霜的是，英特爾新制程屢屢延期，Intel 18A工藝在試產(chǎn)后已有外部客戶退出，導(dǎo)致需求不及預(yù)期。反觀臺積電，憑借規(guī)模優(yōu)勢、完整生態(tài)及眾多準(zhǔn)備擁抱2nm技術(shù)的忠誠客戶，或?qū)⒔o英特爾制造更大的競爭壓力。
參考鏈接：
https://www.tomshardware.com/tech-industry/semiconductors/intel-details-18a-process-technology-boosts-performance-by-25-percent-or-lowers-power-consumption-by-36-percent
https://www.forbes.com/sites/greatspeculations/2025/06/20/the-2nm-race-intels-18a-faces-uphill-task-against-tsmc/
（校對/孫樂）
