臺(tái)積電在2025年北美技術(shù)研討會(huì)上透露，該公司有望在今年下半年開始大規(guī)模生產(chǎn)N2（2nm 級(jí)）芯片，這是其首個(gè)依賴環(huán)柵（GAA）納米片晶體管的生產(chǎn)技術(shù)。

這一新節(jié)點(diǎn)將助力眾多明年上市的產(chǎn)品，包括AMD面向數(shù)據(jù)中心的下一代EPYC“Venice” CPU，以及各種面向客戶端的處理器，例如蘋果2025年面向智能手機(jī)、平板電腦和PC的芯片。得益于GAAFET（環(huán)繞柵極晶體管）和增強(qiáng)的功率輸出，新的2nm節(jié)點(diǎn)將在提高性能和晶體管密度的同時(shí)，實(shí)現(xiàn)顯著的功耗節(jié)省。此外，后續(xù)工藝技術(shù)A16和N2P也有望于明年投入生產(chǎn)。

N2是臺(tái)積電全新的制程技術(shù)，將實(shí)現(xiàn)所謂的“全節(jié)點(diǎn)改進(jìn)”，與N3E相比，性能提升10%至15%，功耗降低25%至30%，晶體管密度提升15%。臺(tái)積電表示，N2的晶體管性能已接近目標(biāo)，256Mb SRAM模塊的平均良率超過(guò)90%，這表明隨著N2逐步量產(chǎn)，該制程已達(dá)到成熟的水平。

N2將是臺(tái)積電首個(gè)采用GAA納米片晶體管的節(jié)點(diǎn)。由于柵極360度環(huán)繞溝道（N2的溝道形狀為多個(gè)水平納米片），該技術(shù)有望提升性能并降低漏電。這種結(jié)構(gòu)可以最大限度地增強(qiáng)對(duì)溝道的靜電控制，從而在不影響性能或功耗的情況下最小化晶體管尺寸，最終實(shí)現(xiàn)更高的晶體管密度。

臺(tái)積電N2制造工藝有望在今年下半年投入量產(chǎn)，并將支持明年推出的眾多產(chǎn)品，包括AMD用于數(shù)據(jù)中心的下一代EPYC“Venice”CPU以及各種面向客戶端的處理器，例如蘋果用于智能手機(jī)、平板電腦和個(gè)人電腦的2025年SoC。