日本東京科學(xué)研究院（Science Tokyo）的研究團(tuán)隊(duì)提出了一種名為BBCube的創(chuàng)新性2.5D/3D芯片集成方案。

傳統(tǒng)的系統(tǒng)級(jí)封裝（SiP）技術(shù)采用焊球?qū)雽?dǎo)體芯片二維（2D）排布，存在尺寸限制，因此急需發(fā)展新型芯片集成技術(shù)。針對(duì)高性能計(jì)算（HPC）需求，研究人員通過(guò)采用3D堆疊計(jì)算架構(gòu)開(kāi)發(fā)了新型供電技術(shù)，該架構(gòu)將處理單元直接堆疊在動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器（DRAM）上方，標(biāo)志著3D芯片封裝領(lǐng)域的重大突破。

為實(shí)現(xiàn)BBCube技術(shù)，研究人員開(kāi)發(fā)了涉及精密高速接合與粘合材料的關(guān)鍵技術(shù)。這些新技術(shù)能同時(shí)滿(mǎn)足高內(nèi)存帶寬、低功耗以及降低供電噪聲的高性能計(jì)算需求。

由Norio Chujo教授、Takayuki Ohba教授及東京科學(xué)研究院集成研究所WOW聯(lián)盟異質(zhì)與功能集成部門(mén)其他科學(xué)家組成的研究團(tuán)隊(duì)，首先開(kāi)發(fā)了 一種面朝下的晶圓上芯片（COW）工藝以規(guī)避焊料互連的局限。他們采用噴墨技術(shù)與選擇性粘合劑涂覆方法，成功在300毫米晶圓上實(shí)現(xiàn)了芯片間距僅10微米、貼裝時(shí)間短于10毫秒的不同尺寸芯片順序接合?！拔覀円言诰A上集成超3萬(wàn)顆不同尺寸芯片，在零脫落故障下提升了接合速度。”Norio Chujo教授解釋道。

為確保COW工藝的精密性與高速性，研究團(tuán)隊(duì)重點(diǎn)解決了影響超薄晶圓多層堆疊的熱穩(wěn)定性問(wèn)題。通過(guò)對(duì)化學(xué)特性的精心設(shè)計(jì)，他們開(kāi)發(fā)出名為“DPAS300”的新型粘合材料，可同時(shí)適用于COW與堆疊晶圓（WoW）工藝。這種由有機(jī)-無(wú)機(jī)雜化結(jié)構(gòu)構(gòu)成的材料在實(shí)驗(yàn)中表現(xiàn)出卓越的粘附性與耐熱性。

最終，為實(shí)現(xiàn)高內(nèi)存帶寬并提升BBCube的供電完整性，科學(xué)家采用3D xPU-on-DRAM架構(gòu)并輔以新型電力分配通道：在xPU與DRAM間嵌入電容器、在晶圓上制作重分布層、在晶圓通道與DRAM劃片線(xiàn)上設(shè)置硅通孔。“這些創(chuàng)新使數(shù)據(jù)傳輸能耗降至傳統(tǒng)系統(tǒng)的1/5~1/20，同時(shí)將供電噪聲抑制在50毫伏以下?！盢orio Chujo教授強(qiáng)調(diào)了3D堆疊計(jì)算架構(gòu)的優(yōu)勢(shì)。

東京科學(xué)研究院研發(fā)的這套3D芯片集成技術(shù)，或?qū)氐鬃兏锵乱淮?jì)算架構(gòu)。（校對(duì)/趙月）