近日，英特爾高層罕見公開表示，未來芯片制造流程將不再以"光罩技術(shù)"為中心，而是由晶體管架構(gòu)的根本性變革主導(dǎo)，這一言論為ASML新一代High-NA EUV光刻機的廣泛應(yīng)用前景蒙上陰影。

根據(jù)投資研究平臺Tegus分享的高層訪談內(nèi)容，該英特爾主管強調(diào)，隨著GAAFET（環(huán)繞閘極）與CFET（互補式FET）等新一代晶體管架構(gòu)逐漸成熟，芯片制程的關(guān)鍵控制點將從分辨率極限的光罩工序，轉(zhuǎn)向精密的蝕刻（Etching）與材料沉積（Deposition）技術(shù)，這將減少對新一代High-NA EUV設(shè)備的依賴。

High-NA EUV曾被視為先進制程的關(guān)鍵設(shè)備。據(jù)報道，英特爾已獲得ASML五臺High-NA EUV的產(chǎn)能，計劃應(yīng)用于其18A與14A制程，其中兩臺已在今年開始投產(chǎn)?？紤]到ASML每年High-NA EUV的產(chǎn)能僅為五到六臺，英特爾幾乎壟斷了初期產(chǎn)量，顯示其重返半導(dǎo)體領(lǐng)先地位的決心。

然而，在"Intel Foundry Direct 2025"大會上，英特爾表示尚未完全承諾將High-NA EUV用于量產(chǎn)，并保留以傳統(tǒng)Low-NA EUV為基礎(chǔ)的備用制程流程以降低風(fēng)險。有報道指出，ASML已向英特爾、臺積電和三星交付共5臺高NA設(shè)備，但要到2025下半年才能交貨。

臺積電方面，已獲得一臺High-NA EUV設(shè)備并享受價格折扣。不過，臺積電資深副總經(jīng)理暨副共同營運長張曉強近期在介紹即將推出的A14制程時坦言，該節(jié)點"不一定"會采用ASML最新一代High-NA EUV光刻機。他不僅指出High-NA EUV價格昂貴會增加成本，還表示不使用該設(shè)備也能維持類似的復(fù)雜度。

韓國廠商則走向不同路徑。據(jù)報道，三星電子和SK海力士計劃推進3D DRAM技術(shù)，這種技術(shù)通過垂直堆疊方式提升晶體管密度，可使用ArF微影技術(shù)，無需依賴EUV設(shè)備。

最新的High-NA EUV設(shè)備價格約為3.78億美元，而ASML現(xiàn)有的EUV設(shè)備售價約為2億歐元。High-NA微影工具預(yù)計能將芯片設(shè)計縮小至三分之一，提高密度與性能，但業(yè)者需要審慎評估其高昂成本是否值得投入。

隨著芯片尺寸縮小所需的技術(shù)與資本成本急劇上升，High-NA EUV的經(jīng)濟效益受到質(zhì)疑。當(dāng)制程微縮逐漸接近物理極限，半導(dǎo)體技術(shù)的未來突破可能轉(zhuǎn)向更具經(jīng)濟效率的創(chuàng)新路徑，而不僅僅依賴于昂貴的光刻設(shè)備。