5月4日消息，上個月，臺積電在北美技術(shù)研討會上發(fā)布了其最先進(jìn)的A14工藝（1.4nm級），從命名到技術(shù)直接對標(biāo)Intel 14A，后者同樣號稱1.4nm級工藝。

臺積電承諾該技術(shù)將在性能、功耗和晶體管密度方面，相較于其N2（2nm級）工藝帶來顯著提升。

臺積電聲稱，A14計劃于2028年投產(chǎn)，目前開發(fā)進(jìn)展順利，良率已提前實現(xiàn)。ps. Intel 14A預(yù)計都將在2027年投入風(fēng)險性試產(chǎn)，順利的話2028年就能量產(chǎn)。

隨后，Tom's Hardware專訪了臺積電業(yè)務(wù)開發(fā)資深副總裁張曉強(qiáng)，后者詳細(xì)分享了臺積電的3大技術(shù)路線。

據(jù)了解，臺積電將提供不同領(lǐng)先制程技術(shù)，再根據(jù)各細(xì)分市場進(jìn)行客制化，成為“所有人的晶圓代工廠”（Everyone's Foundry）。

換而言之，為了滿足不同市場需求，臺積電將提供多種領(lǐng)先的制程技術(shù)，并圍繞三種方向調(diào)整其技術(shù)路線，分別是——先進(jìn)的晶體管擴(kuò)充、電源傳輸優(yōu)化，以及多芯片（multi-chiplet）系統(tǒng)整合。

首先是追求最大晶體管密度、最高性能效率。

針對智能手機(jī)與PC這類產(chǎn)品，臺積電將提供N3P、N2、N2P與A14制程技術(shù)，針對“每瓦性能”進(jìn)行最佳化，同時避免背面供電（backside power delivery）的復(fù)雜性與成本，使得移動與消費SoC在面積效率與電池續(xù)航間取得最佳平衡。

其次是以合理成本提供最佳電源，實現(xiàn)最高性能效率。

對于功耗一千瓦以上的數(shù)據(jù)中心處理器，臺積電計劃2026年底推出配備晶背供電（BSPDN）的A16，隨后在2029年推出配備超級電軌技術(shù)（Super Power Rail，簡稱SPR）的A14。

第三是適用數(shù)據(jù)中心的多芯片封裝解決方案

為滿足數(shù)據(jù)中心等級AI基礎(chǔ)設(shè)施對多芯片封裝解決方案需求增加，臺積電已擴(kuò)展其先進(jìn)封裝技術(shù)組合，涵蓋硅光子與嵌入式電源組件，打造一體化、高帶寬、節(jié)能的系統(tǒng)方案。

談到摩爾定律是否已死？ 張曉強(qiáng)認(rèn)為，制程從5nm發(fā)展到A14，目前看到的趨勢是，每代功耗效率降低約30%，并以每代20%左右的速度提高晶體管密度，效能則提升15%，與過往的進(jìn)展基本上是一致的。

展望A14以下制程，張曉強(qiáng)表示臺積電也有信心延續(xù)這個趨勢，“從N2到A16的轉(zhuǎn)變相當(dāng)大，臺積電完全有信心在2028年實現(xiàn)A14量產(chǎn)，實現(xiàn)大幅微縮，幫助客戶受益于制程技術(shù)本身的進(jìn)步優(yōu)勢?！?/p>

A14是臺積電的下一代制程技術(shù)。臺積電稱，其表現(xiàn)將明顯超越當(dāng)前最先進(jìn)的3nm制程，以及今年晚些時候即將量產(chǎn)的2nm制程。

據(jù)臺積電公布的數(shù)據(jù)顯示，與N2工藝相比，A14將在相同功耗下實現(xiàn)高達(dá)15%的速度提升，或在相同速度下降低高達(dá)30%的功耗。

展望未來，臺積電還計劃依次推出A14P、A14X、A14C等多種版本的衍生制程，其中， A14P是包括背側(cè)電力供應(yīng)在內(nèi)的高性能版本，A14X和A14C將分別以性能最優(yōu)化型和成本節(jié)省型模式進(jìn)行優(yōu)化。

此外，臺積電還計劃在2026年底推出A16（1.6nm級）制程技術(shù)。