新的連接標(biāo)準(zhǔn)帶來(lái)了性能提升和一系列新功能，但可能需要數(shù)年才能被廣泛采用——且仍可能無(wú)法形成開(kāi)放的Chiplet市場(chǎng)。

即插即用的Chiplet是一個(gè)熱門目標(biāo)，但UCIe 2.0能讓我們離這個(gè)目標(biāo)更近一步嗎？問(wèn)題在于，當(dāng)前該標(biāo)準(zhǔn)的推動(dòng)者所追求的并非即插即用所要求的那種互操作性。

UCIe 2.0于2024年8月發(fā)布，具有更高的帶寬密度和更高的功率效率，以及支持3D封裝、可管理的系統(tǒng)架構(gòu)等新功能。該標(biāo)準(zhǔn)由主要行業(yè)領(lǐng)導(dǎo)者推動(dòng)，包括日月光、阿里巴巴、AMD、Arm、谷歌云、英特爾、Meta、微軟、英偉達(dá)、高通、三星電子和臺(tái)積電。

但前沿需求可能與市場(chǎng)其他部分的需求不同，YorChip創(chuàng)始人Kash Johal表示：“標(biāo)準(zhǔn)由數(shù)據(jù)中心方面推動(dòng)，相關(guān)PHY針對(duì)前沿節(jié)點(diǎn)，增加了復(fù)雜性。對(duì)于全球市場(chǎng)的其余部分，即低成本設(shè)備，目標(biāo)在28nm到12nm之間，業(yè)界只想要標(biāo)準(zhǔn)化的構(gòu)建模塊，并通過(guò)FPGA或ASIC將這些模塊連接起來(lái)。低端市場(chǎng)更需要標(biāo)準(zhǔn)化。這些客戶非常重視復(fù)用性。如果你在設(shè)計(jì)前沿技術(shù)，用舊標(biāo)準(zhǔn)限制自己是毫無(wú)意義的。”

那么，這個(gè)標(biāo)準(zhǔn)究竟是為誰(shuí)制定的呢？Fraunhofer IIS自適應(yīng)系統(tǒng)工程部門高效電子領(lǐng)域的負(fù)責(zé)人Andy Heinig表示：“對(duì)于數(shù)據(jù)中心和人工智能加速器領(lǐng)域的應(yīng)用來(lái)說(shuō)，UCIe將確立其作為標(biāo)準(zhǔn)的地位。但對(duì)于其他應(yīng)用領(lǐng)域而言，其面臨的挑戰(zhàn)是構(gòu)建具有成本效益且性能可靠的小芯片解決方案，目前尚不清楚UCIe是否是合適的標(biāo)準(zhǔn)。在這些情況下，可能需要對(duì)其進(jìn)行進(jìn)一步的擴(kuò)展或修改，甚至可能需要一個(gè)不同的標(biāo)準(zhǔn)?！?/p>

在數(shù)據(jù)中心領(lǐng)域，沒(méi)有人寄望于第三方Chiplet市場(chǎng)。Blue Cheetah公司CEO Elad Alon稱：“像UCIe這樣的標(biāo)準(zhǔn)，在不妨礙自身發(fā)展的情況下，作為一種基線架構(gòu)和基線功能集是很有用的。一旦有某個(gè)可以調(diào)節(jié)的因素能讓你實(shí)現(xiàn)更低的成本或功耗，你就會(huì)去利用它，因?yàn)槟悴](méi)有真正放棄互操作性，只是為最終產(chǎn)品爭(zhēng)取到了一些好處。”

業(yè)界希望新標(biāo)準(zhǔn)帶來(lái)的益處能在更大的市場(chǎng)中得到體現(xiàn)。Cadence公司硅解決方案集團(tuán)芯片間接口IP產(chǎn)品營(yíng)銷總監(jiān)Mayank Bhatnagar認(rèn)為：“對(duì)于那些雙方協(xié)同設(shè)計(jì)的專屬Chiplet來(lái)說(shuō)，UCIe 2.0可確保實(shí)現(xiàn)內(nèi)部高效集成。而對(duì)于第三方生態(tài)系統(tǒng)而言，其標(biāo)準(zhǔn)化的接口以及測(cè)試/調(diào)試功能可促進(jìn)不同供應(yīng)商之間實(shí)現(xiàn)無(wú)縫的互操作性，從而推動(dòng)更廣泛的應(yīng)用?！?/p>

要實(shí)現(xiàn)廣泛應(yīng)用，仍然存在一些障礙。新思科技（Synopsys）高性能計(jì)算IP解決方案產(chǎn)品管理副總裁Mick Posner表示：“要讓一個(gè)市場(chǎng)蓬勃發(fā)展，就需要更高的互操作性。這仍然是一項(xiàng)新興技術(shù)。在過(guò)去的一年里，我們見(jiàn)證了新的封裝技術(shù)的問(wèn)世。如果你關(guān)注高性能計(jì)算領(lǐng)域，就會(huì)發(fā)現(xiàn)封裝技術(shù)尚未統(tǒng)一。目前有EMIB技術(shù)和CoWoS技術(shù)，它們都在競(jìng)相展現(xiàn)彼此之間的差異，但從技術(shù)層面來(lái)看，它們尚未達(dá)成統(tǒng)一。盡管芯片間的規(guī)格已經(jīng)成熟，獲取相關(guān)技術(shù)也變得更加容易，但（不同技術(shù)之間）還是無(wú)法做到隨意搭配使用?！?/p>

2.0標(biāo)準(zhǔn)的新特性

該標(biāo)準(zhǔn)在幾個(gè)方面都有了改進(jìn)。Blue Cheetah的Alon表示：“UCIe2.0標(biāo)準(zhǔn)做了很多很不錯(cuò)的改進(jìn)。它在3D方面的工作完成得非常出色，充實(shí)了很多細(xì)節(jié)內(nèi)容，拓展了空間和配置的范圍。它正朝著正確的方向發(fā)展?！?/p>

雖然目前很少有人真正在研發(fā)3D芯片，但從長(zhǎng)遠(yuǎn)來(lái)看會(huì)有諸多益處。YorChip的Johal說(shuō)：“從互操作性的角度來(lái)看，UCI 3D非常出色，因?yàn)椋ㄐ酒g的）傳輸通道幾乎可以忽略不計(jì)。一個(gè)芯片與另一個(gè)芯片進(jìn)行通信。PHY部分非常簡(jiǎn)單?；旧暇褪且粋€(gè)反相器，所以即便這是兩個(gè)芯片，但它們幾乎就像在同一個(gè)芯片內(nèi)部一樣。沒(méi)有串行化處理，沒(méi)有訓(xùn)練過(guò)程，沒(méi)有DLL，也沒(méi)有均衡處理——所有那些耗費(fèi)功耗的復(fù)雜操作都不存在?！?/p>

要實(shí)現(xiàn)這一目標(biāo)還需要幾個(gè)步驟，西門子數(shù)字工業(yè)軟件的工程站點(diǎn)負(fù)責(zé)人Luis Rodriguez認(rèn)為：“UCIe 1.1標(biāo)準(zhǔn)在PHY和芯片間層提供了互操作性，但在軟件和管理層卻沒(méi)有。大多數(shù)UCIe 1.1標(biāo)準(zhǔn)的項(xiàng)目都是單個(gè)芯片對(duì)單個(gè)芯片的連接。而UCIe 2.0標(biāo)準(zhǔn)，由于具備系統(tǒng)架構(gòu)和管理層，應(yīng)該能夠支持復(fù)雜的拓?fù)浣Y(jié)構(gòu)，并且為在具有復(fù)雜UCIe拓?fù)浣Y(jié)構(gòu)的封裝上進(jìn)行管理、調(diào)試和運(yùn)行診斷工具提供一種標(biāo)準(zhǔn)方法?！?/strong>

其他人也表示認(rèn)同。新思科技的Posner說(shuō)：“比方說(shuō)，系統(tǒng)內(nèi)有多個(gè)Chiplet。系統(tǒng)需要啟動(dòng)，而且需要有一個(gè)能在UCIe的主通道或邊帶通道上運(yùn)行的協(xié)議來(lái)管理系統(tǒng)的啟動(dòng)過(guò)程。系統(tǒng)內(nèi)會(huì)有一個(gè)芯片充當(dāng)系統(tǒng)的協(xié)調(diào)器。也許這個(gè)芯片上有主可測(cè)試性端口，比如是一個(gè)JTAG端口或其他類型的端口。在UCIe 2.0標(biāo)準(zhǔn)出現(xiàn)之前，對(duì)于管理這種系統(tǒng)的協(xié)議并沒(méi)有標(biāo)準(zhǔn)的定義。但這還不止于此。這也涉及到可測(cè)試性方面，可能存在一個(gè)從根本上來(lái)說(shuō)只有UCIe接口的芯片。那么在系統(tǒng)中該如何管理它的可測(cè)試性呢？UCIe 2.0定義了一些超出物理協(xié)議范圍的系統(tǒng)功能，同時(shí)還明確說(shuō)明了如何通過(guò)主接口或邊帶接口進(jìn)行交互?！?/p>

并非所有人都支持這一做法。Alon表示：“還有其他方法可以解決同樣的這些問(wèn)題，這些方法在開(kāi)銷和相對(duì)于您想要獲得的功能的侵入性方面進(jìn)行了一些權(quán)衡。如今，每個(gè)人都有不同的方式來(lái)處理這些事情，而且這些方式都是針對(duì)略有不同的用例進(jìn)行了優(yōu)化的?！?/p>

但標(biāo)準(zhǔn)化也帶來(lái)了其他好處。西門子公司的Rodriguez表示：“就管理層而言，UCIe 2.0標(biāo)準(zhǔn)具有前瞻性，它提供了一種標(biāo)準(zhǔn)化的方式來(lái)管理Chiplet，并進(jìn)行測(cè)試和調(diào)試，達(dá)到最優(yōu)化設(shè)計(jì)。這不僅為Chiplet供應(yīng)商開(kāi)發(fā)軟件提供了機(jī)會(huì)，也為EDA供應(yīng)商開(kāi)發(fā)用于測(cè)試這些Chiplet的額外工具提供了契機(jī)。我認(rèn)為企業(yè)不能只是簡(jiǎn)單地把Chiplet封裝在一起就行。他們會(huì)對(duì)這些Chiplet單獨(dú)進(jìn)行測(cè)試，并且會(huì)結(jié)合UCIe 2.0標(biāo)準(zhǔn)來(lái)測(cè)試。新增的管理功能和最優(yōu)化設(shè)計(jì)相關(guān)內(nèi)容使得企業(yè)能夠以一種標(biāo)準(zhǔn)的方式來(lái)進(jìn)行這些操作?！?/p>

開(kāi)發(fā)鏈的所有環(huán)節(jié)都需要加以考慮。SmartDV的營(yíng)銷副總裁McKenzie Ross表示：“先進(jìn)的可管理性特性和協(xié)議使得在多Chiplet系統(tǒng)中能夠?qū)崿F(xiàn)精確的內(nèi)存訪問(wèn)和高效的通信。通過(guò)解決系統(tǒng)集成和生命周期管理方面的復(fù)雜問(wèn)題，UCIe 2.0簡(jiǎn)化了基于Chiplet架構(gòu)的應(yīng)用。隨著它逐漸成為邏輯Chiplet領(lǐng)域新興的標(biāo)準(zhǔn)，全面的驗(yàn)證對(duì)于確保合規(guī)性和可靠性來(lái)說(shuō)就變得至關(guān)重要了。”

即插即用Chiplet的前景

如今，Chiplet技術(shù)仍處于前沿領(lǐng)域，只有少數(shù)能夠承擔(dān)得起成本的企業(yè)才能使用。Rodriguez表示：“在過(guò)去的一年里，我們只看到了兩三個(gè)關(guān)于Chiplet的發(fā)布消息，這些Chiplet理論上是可以直接購(gòu)買現(xiàn)貨，并與你自己定制的邏輯芯片一起封裝使用的。我們預(yù)計(jì)在未來(lái)兩年內(nèi)會(huì)有一些采用UCIe 2.0標(biāo)準(zhǔn)的項(xiàng)目流片。其核心理念在于，你應(yīng)該能夠降低自身項(xiàng)目的復(fù)雜性，通過(guò)購(gòu)買現(xiàn)成的Chiplet來(lái)實(shí)現(xiàn)特定功能，比如添加FPGA、人工智能加速器、在封裝中增加內(nèi)存等，然后你只需專注于這些不同模塊的集成以及管理工作。但現(xiàn)在就下結(jié)論還為時(shí)尚早?！?/p>

而且還必須有一個(gè)令人信服的理由來(lái)推動(dòng)采用Chiplet技術(shù)。Posner表示：“多芯片設(shè)計(jì)的一個(gè)不為人知的事實(shí)是，它會(huì)增加設(shè)計(jì)的復(fù)雜性。不過(guò)，多芯片設(shè)計(jì)的價(jià)值非常高，以至于企業(yè)愿意承擔(dān)這種復(fù)雜性來(lái)解決一系列問(wèn)題?？赡苁撬麄冇龅搅斯庹殖叽绲南拗?，也可能是他們想要實(shí)現(xiàn)計(jì)算性能的擴(kuò)展。他們?cè)敢饨邮苓@種額外增加的復(fù)雜性。我們的目標(biāo)是不斷改進(jìn)我們提供的產(chǎn)品，以便以更無(wú)縫的方式實(shí)現(xiàn)這一點(diǎn)。到那時(shí)，這不僅僅是一個(gè)知識(shí)產(chǎn)權(quán)（IP）的問(wèn)題。還必須包括工具、生態(tài)系統(tǒng)、設(shè)計(jì)流程、參考設(shè)計(jì)，甚至一直到整個(gè)Chiplet的潛在參考方案?！?/p>

雖然UCIe解決了兩個(gè)芯片之間如何通信的問(wèn)題，但其他問(wèn)題依然存在。Alon說(shuō)：“定義互連有點(diǎn)本末倒置了。即使我們徹底解決了這個(gè)問(wèn)題，也不一定就能給我們帶來(lái)即插即用的Chiplet。在Chiplet層面，脫離了接口，你是無(wú)法實(shí)現(xiàn)即插即用和互操作性的?！?/p>

多個(gè)層面都存在著問(wèn)題。Alphawave Semi公司的產(chǎn)品營(yíng)銷經(jīng)理Soni Kapoor表示：“UCIe 2.0標(biāo)準(zhǔn)朝著正確的方向邁出了一步，它提供了一個(gè)更完整的互連平臺(tái)，涵蓋了電氣層、PHY和協(xié)議層，以及可測(cè)試性和可管理性方面——即兩個(gè)芯片之間如何相互交互、我們?nèi)绾螌?duì)其進(jìn)行測(cè)試、如何加載固件（FW）。與行業(yè)內(nèi)的其他方案不同，在那些方案中，SoC基礎(chǔ)設(shè)施將所有這些方面都作為定制解決方案來(lái)確定和開(kāi)發(fā)，而UCIe標(biāo)準(zhǔn)是行業(yè)內(nèi)首個(gè)將這些方面整合在一起的標(biāo)準(zhǔn)。新的規(guī)范為系統(tǒng)級(jí)封裝（SiP）的用戶提供了一個(gè)良好的平臺(tái)，使他們能夠根據(jù)自己特定的解耦需求來(lái)采用和配置該標(biāo)準(zhǔn)。

然而，對(duì)于使用流模式的協(xié)議層，目前仍然沒(méi)有實(shí)現(xiàn)標(biāo)準(zhǔn)化。Kapoor說(shuō)：“當(dāng)前的Chiplet設(shè)計(jì)需要一種低延遲的數(shù)據(jù)分組方法，這有待其他行業(yè)生態(tài)系統(tǒng)來(lái)接手并針對(duì)特定應(yīng)用進(jìn)行優(yōu)化。這一空白導(dǎo)致出現(xiàn)了一些專有解決方案，這些解決方案優(yōu)化了低延遲、低功耗和高帶寬的數(shù)據(jù)路徑。我們也很高興看到Arm推出的擴(kuò)展其AMBA協(xié)議家族的新舉措，以支持采用者可以使用的一致的c2c（現(xiàn)在也是d2d）規(guī)范，而且我們認(rèn)為會(huì)有更多類似的例子，會(huì)以UCIe PHY作為基礎(chǔ)，來(lái)開(kāi)發(fā)特定的新協(xié)議應(yīng)用層。”

封裝方面也帶來(lái)了其他挑戰(zhàn)，Johal表示：“對(duì)于像高帶寬內(nèi)存（HBM）這樣的先進(jìn)封裝技術(shù)，它確實(shí)能發(fā)揮作用。這是一個(gè)更簡(jiǎn)單的通道，因?yàn)樵诨ミB一側(cè)只有兩毫米的距離。對(duì)于高性能數(shù)據(jù)中心領(lǐng)域的從業(yè)者來(lái)說(shuō)，這才是現(xiàn)實(shí)情況。對(duì)他們而言，成本不是問(wèn)題。盡管使用先進(jìn)封裝設(shè)備更容易實(shí)現(xiàn)互操作性，但人們?cè)谏虡I(yè)市場(chǎng)上卻無(wú)法真正使用這些設(shè)備。這并不像從別人那里購(gòu)買一個(gè)PHY芯片，然后一下子把自己的芯片組裝起來(lái)，就能做出一個(gè)可供人們購(gòu)買的Chiplet那么簡(jiǎn)單。在封裝以及互操作性方面都存在著巨大的問(wèn)題?！?/p>

復(fù)雜性存在于每個(gè)階段。QuickLogic產(chǎn)品管理高級(jí)總監(jiān)Mao Wang表示：“芯片如何互連，硅通孔（TSV）在哪里，以及人們?cè)噲D解決的所有這些物理封裝問(wèn)題都有物理定義。Chiplet之間也存在著邏輯互連問(wèn)題。如果你有一個(gè)來(lái)自供應(yīng)商A的Chiplet和一個(gè)來(lái)自供應(yīng)商B的Chiplet，你如何確保這兩個(gè)芯片能夠通信呢？使用基于FPGA的Chiplet可以解決這個(gè)問(wèn)題?，F(xiàn)在，你能夠在UCIe物理層之上定義任何你想要的協(xié)議。無(wú)論你想以何種方式將數(shù)據(jù)從一個(gè)Chiplet發(fā)送到另一個(gè)Chiplet，我們都能夠?qū)崿F(xiàn)通信。這一點(diǎn)很重要，尤其是當(dāng)我們著眼于一個(gè)能夠從小芯片技術(shù)中受益的更主流的市場(chǎng)時(shí)?！?/p>

必須有人來(lái)定義Chiplet的物理形態(tài)。Alon表示：“OCP開(kāi)展了開(kāi)放Chiplet經(jīng)濟(jì)計(jì)劃，并且正在試圖定義這些小芯片插槽。另一個(gè)引起廣泛關(guān)注的事件是由美國(guó)《芯片法案》資助的國(guó)家先進(jìn)封裝計(jì)劃發(fā)布的資助機(jī)會(huì)公告。其中一個(gè)部分就是定義特定的Chiplet。他們想了解這些Chiplet是什么樣的、如何組合在一起以及有什么功能。在你的系統(tǒng)設(shè)計(jì)中，對(duì)于那些特定的位置，你可以插入哪些第三方設(shè)備。即插即用這一愿景的吸引力非常大，以至于人們圍繞著如何實(shí)現(xiàn)它展開(kāi)了大量的討論并付出了不少努力?！?/p>

成本仍然是一個(gè)巨大的障礙，Johal說(shuō)：“還有另一個(gè)標(biāo)準(zhǔn)叫做BoW（bunch of wires），它可以針對(duì)標(biāo)準(zhǔn)封裝，這是開(kāi)始使用Chiplet的最簡(jiǎn)單方法。它們可以在無(wú)終端匹配的情況下驅(qū)動(dòng)大約10毫米到15毫米的通道長(zhǎng)度，有終端匹配時(shí)可達(dá)25毫米。如果你采用64位鏈路，這是一種點(diǎn)對(duì)點(diǎn)連接。你需要64個(gè)接收鏈路，還需要64個(gè)發(fā)送鏈路。這需要一整套引腳。如果引腳間距為130毫米，那么每個(gè)鏈路大約需要6平方毫米的面積，而一個(gè)鏈路有兩個(gè)這樣的部分。從成本角度來(lái)看，這是不可行的。另一個(gè)挑戰(zhàn)是，為了讓這樣長(zhǎng)度的鏈路能夠正常工作，信號(hào)完整性和電源完整性就會(huì)成為非常棘手的問(wèn)題。如果你有一條大家都想要的長(zhǎng)鏈路——即使使用來(lái)自同一供應(yīng)商但采用不同制程節(jié)點(diǎn)的PHY芯片——要讓它在長(zhǎng)距離傳輸以及不同材料的情況下正常工作，情況會(huì)一團(tuán)糟?！?/p>

各方正在組建合作關(guān)系，以幫助解決其中的一些問(wèn)題。Posner表示：“有機(jī)基板技術(shù)更為統(tǒng)一，因?yàn)樗且豁?xiàng)更為成熟的技術(shù)，但它并不適用于許多高性能計(jì)算的擴(kuò)展需求。它無(wú)法提供足夠的帶寬密度。而且它非常側(cè)重于封閉的生態(tài)系統(tǒng)，因?yàn)樵谶@個(gè)生態(tài)系統(tǒng)中的每一方都必須保持一致，這樣所有的組件才能相互搭配使用。汽車行業(yè)就存在這種情況。這些小型生態(tài)系統(tǒng)正在形成，在這些生態(tài)系統(tǒng)中，供應(yīng)鏈的視角是封閉的。多芯片設(shè)計(jì)的障礙正在降低，這是因?yàn)榧夹g(shù)日益成熟，可用的工具、生態(tài)系統(tǒng)和知識(shí)產(chǎn)權(quán)也在不斷完善，同時(shí)現(xiàn)在也有了豐富的專業(yè)知識(shí)和參考案例。我們終將達(dá)到一個(gè)階段，那時(shí)最佳實(shí)踐將會(huì)得以確立?！?/p>

其他競(jìng)爭(zhēng)者

封閉的生態(tài)系統(tǒng)也能夠?qū)崿F(xiàn)更具專業(yè)性的解決方案。Eliyan戰(zhàn)略營(yíng)銷副總裁Kevin Donnelly表示：“UCIe非常適合許多Chiplet應(yīng)用，不過(guò)，對(duì)于一些具有非對(duì)稱數(shù)據(jù)傳輸特點(diǎn)的應(yīng)用，比如傳感器和內(nèi)存，可能需要更專業(yè)的互連方案?；跇?biāo)準(zhǔn)的方法對(duì)于未來(lái)實(shí)現(xiàn)開(kāi)放的Chiplet經(jīng)濟(jì)和市場(chǎng)至關(guān)重要。由于如今很多Chiplet的應(yīng)用實(shí)施都是由大型的早期采用者以專屬的方式來(lái)完成的，在那些大批量應(yīng)用中，可能會(huì)繼續(xù)使用更專業(yè)、優(yōu)化的互連方案。”

盡管UCIe可能滿足現(xiàn)有用戶群的需求，但它并不能涵蓋所有方面。西門子的Rodriguez表示：“UCIe無(wú)法滿足所有市場(chǎng)的所有需求。我們確實(shí)看到了其他競(jìng)爭(zhēng)解決方案。例如，BoW目前正在致力于定義一種內(nèi)存特定模式，而這是UCIe沒(méi)有涉及的。BoW的可定制性更強(qiáng)，能滿足專用Chiplet的需求，但在促進(jìn)開(kāi)放Chiplet市場(chǎng)的互操作性方面，UCIe要領(lǐng)先得多。如果你有不同的帶寬要求，或者非對(duì)稱帶寬要求，那么UCIe無(wú)法解決這些問(wèn)題?！?/p>

UCIe正試圖走在市場(chǎng)需求前面。Rodriguez補(bǔ)充說(shuō)：“與我們?cè)谄渌麡?biāo)準(zhǔn)（如PCI Express）相比，UCIe發(fā)布得很早。他們發(fā)布了UCIe 2.0的最終標(biāo)準(zhǔn)，而我們才剛剛看到首批實(shí)施該標(biāo)準(zhǔn)的項(xiàng)目。對(duì)于PCI Express，IP公司會(huì)從規(guī)范的0.5標(biāo)準(zhǔn)開(kāi)始實(shí)施IP。UCIe似乎采取了先創(chuàng)建規(guī)范并在被采用之前就發(fā)布的方式?！?/p>

存在一種風(fēng)險(xiǎn)，即它沒(méi)有解決真正的需求。Alon表示：“我認(rèn)為，Chiplet最終會(huì)配上插槽，而且人們會(huì)非常仔細(xì)地為自己特定的用例去定義它們。在絕大多數(shù)情況下，不太可能真的需要那么復(fù)雜的東西。對(duì)大多數(shù)情況而言，額外的開(kāi)銷讓人頭疼。我這里說(shuō)的更多是關(guān)于系統(tǒng)管理、啟動(dòng)，以及那長(zhǎng)達(dá)幾百頁(yè)的標(biāo)準(zhǔn)規(guī)范?！?/strong>

偏離重點(diǎn)

UCIe究竟是能促成一個(gè)開(kāi)放的Chiplet市場(chǎng)，還是僅僅滿足現(xiàn)有采用者的需求呢？這是一個(gè)關(guān)乎Chiplet可能給主流市場(chǎng)帶來(lái)何種優(yōu)勢(shì)的問(wèn)題。

AlphaWave Semi的Kapoor表示：“如今，用戶能夠接受基于芯片組的設(shè)計(jì)，因?yàn)樗麄冃枰叩挠?jì)算能力、更大的輸入輸出帶寬和更高的內(nèi)存帶寬。Chiplet并不適合所有人。UCIe在細(xì)分市場(chǎng)方面做得很好，它基于低成本標(biāo)準(zhǔn)封裝和高端先進(jìn)封裝提供解決方案，在2.0標(biāo)準(zhǔn)中甚至為像3D這樣更昂貴的系統(tǒng)引入了一種選擇。有一種誤解認(rèn)為，UCIe會(huì)產(chǎn)生額外開(kāi)銷，而且如果你想符合所有的標(biāo)準(zhǔn)預(yù)期，你的D2D系統(tǒng)就無(wú)法實(shí)現(xiàn)最優(yōu)化。在PHY沒(méi)有什么神奇之處，你需要解決封裝通道問(wèn)題，UCIe標(biāo)準(zhǔn)在優(yōu)化PHY方面做得很好，可以針對(duì)這些用例和尺寸規(guī)格進(jìn)行優(yōu)化。”

在Chiplet能夠從商業(yè)市場(chǎng)上直接獲取并應(yīng)用于任何設(shè)計(jì)之前，還有很多工作要做。QuickLogic的Mao Wang表示：“Chiplet概念的關(guān)鍵在于，有能力使用經(jīng)過(guò)驗(yàn)證的Chiplet的中型公司能夠降低成本。他們希望創(chuàng)造出獨(dú)特的產(chǎn)品，而不必從頭開(kāi)始構(gòu)建整個(gè)ASIC，否則這將花費(fèi)他們更長(zhǎng)的時(shí)間，且開(kāi)發(fā)成本也更高?！?/p>

成本仍然是一大障礙。Alon表示：“從技術(shù)角度和最終量產(chǎn)成本的角度來(lái)看，對(duì)于初創(chuàng)企業(yè)而言，采用Chiplet式的設(shè)計(jì)可能是有意義的。但這確實(shí)意味著他們需要多套掩膜版，要進(jìn)行多次流片。將這種方式的初始非重復(fù)性工程成本（NRE）與采用先進(jìn)工藝節(jié)點(diǎn)的更大的單芯片進(jìn)行比較，這并非一個(gè)簡(jiǎn)單的權(quán)衡問(wèn)題。在某些情況下，采用單芯片解決方案推出首款產(chǎn)品的NRE可能更低。這是一個(gè)復(fù)雜的問(wèn)題。在工程領(lǐng)域，很多事情都是如此。一旦你擁有了足夠大的市場(chǎng)和足夠大的業(yè)務(wù)規(guī)模，在穩(wěn)定狀態(tài)下你會(huì)采取的做法，可能與進(jìn)入市場(chǎng)時(shí)必須采取的做法大不相同?！?/p>

這種情況未來(lái)可能會(huì)改變，但不是現(xiàn)在。Mao Wang表示：“如果你是一家中型公司，并且正在從兩三家供應(yīng)商那里尋找Chiplet，你可能不會(huì)想要采用超級(jí)先進(jìn)的封裝技術(shù)。因?yàn)槟菚?huì)耗盡你大部分的成本，你還不如直接去制造一個(gè)ASIC?！?/p>

參考鏈接：https://semiengineering.com/chiplets-still-a-challenge-with-ucie-2-0/

（校對(duì)/張杰）