天眼查顯示，上海安路信息科技股份有限公司“防止FPGA配置碼流被DPA攻擊的電路及包括該電路的FPGA”專利公布，申請公布日為2024年10月11日，申請公布號為CN118761104A。

本申請涉及集成電路技術(shù)領(lǐng)域，公開了一種防止FPGA配置碼流被DPA攻擊的電路及包括該電路的FPGA。防攻擊電路包括：真隨機(jī)數(shù)發(fā)生器、偽隨機(jī)數(shù)發(fā)生器、移位寄存器和控制電路；真隨機(jī)數(shù)發(fā)生器用于產(chǎn)生種子到偽隨機(jī)數(shù)發(fā)生器并分別產(chǎn)生第一隨機(jī)數(shù)和第二隨機(jī)數(shù)到移位寄存器；偽隨機(jī)數(shù)發(fā)生器進(jìn)行移位操作，和/或根據(jù)種子生成偽隨機(jī)序列并產(chǎn)生功耗；移位寄存器根據(jù)第一隨機(jī)數(shù)進(jìn)行移位數(shù)隨機(jī)的移位操作以在FPGA配置碼流數(shù)據(jù)移位過程中產(chǎn)生隨機(jī)強(qiáng)度的功耗，和/或根據(jù)第二隨機(jī)數(shù)進(jìn)行時鐘信號延遲隨機(jī)的移位操作以產(chǎn)生隨機(jī)延遲的功耗；控制電路用于根據(jù)預(yù)設(shè)配置控制偽隨機(jī)數(shù)發(fā)生器和移位寄存器。本申請可以在FPGA配置碼流解密過程中加入功耗干擾，防止DPA攻擊。