盡管所有人的目光都集中在前沿硅工藝節(jié)點(diǎn)上，但許多成熟節(jié)點(diǎn)仍然享有強(qiáng)勁的制造需求。連續(xù)的節(jié)點(diǎn)發(fā)展到大約20nm后，芯片成本不再降低。

“在FinFET工藝時(shí)代，推動(dòng)技術(shù)進(jìn)步的先進(jìn)工藝要求增加了大量成本和復(fù)雜性，”新思科技（Synopsys）解決方案集團(tuán)邏輯庫(kù)IP首席產(chǎn)品經(jīng)理Andrew Appleby解釋道?！斑@在每個(gè)節(jié)點(diǎn)之間創(chuàng)造了強(qiáng)大的過(guò)渡點(diǎn)?！?/p>

從那時(shí)起，任何芯片縮小都會(huì)被更昂貴的加工所抵消，而這些成本急劇上升。掩模組更昂貴，而高級(jí)節(jié)點(diǎn)通常需要更多層，因此需要更多掩模組。

大多數(shù)代工廠和集成設(shè)備制造商（IDM）在傳統(tǒng)節(jié)點(diǎn)上都有強(qiáng)勁的業(yè)務(wù)?！斑x擇您的IDM，而不是英特爾或存儲(chǔ)制造商，許多仍在130nm及以上制造，”Tignis營(yíng)銷副總裁David Park表示，“某些部件根本不需要在較小的節(jié)點(diǎn)上制造?！?/p>

先進(jìn)節(jié)點(diǎn)的客戶也較少，因?yàn)闆](méi)有多少公司能夠負(fù)擔(dān)得起。“在3nm節(jié)點(diǎn)，只有2到3個(gè)客戶?！甭?lián)電公司營(yíng)銷副總裁Michael Cy Wang觀察到?！霸?nm節(jié)點(diǎn)，可能有5到10個(gè)客戶。但到了22nm或28nm節(jié)點(diǎn)，我們談?wù)摰氖菙?shù)十個(gè)甚至更多的客戶?！?/p>

目標(biāo)設(shè)計(jì)決定了哪些公司可以轉(zhuǎn)向先進(jìn)節(jié)點(diǎn)，哪些不能?！肮に嚬?jié)點(diǎn)的選擇取決于應(yīng)用，有些應(yīng)用在不久的將來(lái)不會(huì)轉(zhuǎn)向需要極紫外（EUV）技術(shù)的節(jié)點(diǎn)?！毙滤伎萍冀鉀Q方案事業(yè)部NVM IP產(chǎn)品管理高級(jí)總監(jiān)Krishna Balachandran表示。“這是因?yàn)榇罅磕M電路無(wú)法從微縮中受益，而且不需要以較低的功率運(yùn)行或提高性能。成熟節(jié)點(diǎn)的晶圓價(jià)格要低一個(gè)數(shù)量級(jí)，設(shè)計(jì)和掩模成本也要低幾個(gè)數(shù)量級(jí)?！?/p>

顛覆是常態(tài)

降低每個(gè)節(jié)點(diǎn)的成本曾經(jīng)很容易?！皬臍v史上看，即使是在1μm之前，甚至在28nm節(jié)點(diǎn)之前，每個(gè)晶圓的制造工藝成本也總是增加約25%~30%”，新思科技硅技術(shù)集團(tuán)應(yīng)用工程高級(jí)架構(gòu)師Kevin Lucas表示。“但是，每個(gè)晶圓的芯片數(shù)量增加約50%，因此每個(gè)芯片的制造成本在每個(gè)節(jié)點(diǎn)下降約20%~25%。”企業(yè)甚至可以利用幾乎不需要工程運(yùn)作的光學(xué)微縮。這是摩爾定律盛行的經(jīng)典微縮時(shí)代。

當(dāng)時(shí)，新節(jié)點(diǎn)可能涉及一些新的工藝元素，與之前的節(jié)點(diǎn)相比，這會(huì)增加一些費(fèi)用。但隨著每個(gè)晶圓上的芯片數(shù)量增加，每個(gè)芯片的凈成本得以下降。這種情況在20nm工藝節(jié)點(diǎn)左右發(fā)生了變化。新節(jié)點(diǎn)帶來(lái)了更高的性能和/或更低的功耗，但成本降低的停止意味著遷移到最新節(jié)點(diǎn)不再是必然的。“將設(shè)計(jì)移植到更新或更小的工藝節(jié)點(diǎn)可能沒(méi)有增量市場(chǎng)價(jià)值?！盩ignis的David Park指出。

關(guān)于每個(gè)節(jié)點(diǎn)的討論包含一些模糊性。節(jié)點(diǎn)名稱令人困惑，公司并不總是同意給定節(jié)點(diǎn)的“納米”級(jí)別。此外，分配給節(jié)點(diǎn)的數(shù)字不再像以前那樣反映實(shí)際柵極長(zhǎng)度。諸如使用高K金屬柵極之類的變化改變了比較的基本點(diǎn)，允許更大的特征表現(xiàn)得像更小的一樣。節(jié)點(diǎn)命名使用數(shù)字，就好像其中一些重大中斷從未發(fā)生過(guò)一樣，而今天這些名稱除了作為節(jié)點(diǎn)的標(biāo)簽之外沒(méi)有任何意義。此外，不同的晶圓廠在不同的節(jié)點(diǎn)上進(jìn)行一些工藝更改，例如FinFET的實(shí)現(xiàn)。

新節(jié)點(diǎn)成本的增加來(lái)自多個(gè)方面?？赡軙?huì)有額外的步驟（特別是光刻技術(shù)）、新材料，而且?guī)缀蹩偸菚?huì)有新設(shè)備?！邦I(lǐng)先的晶圓廠將產(chǎn)生溢價(jià)，因?yàn)樗麄儽仨毷栈鼐揞~的資本支出和研發(fā)成本，”聯(lián)電Michael Cy Wang說(shuō)?！叭缓螅?dāng)然，他們需要在下游銷售時(shí)證明溢價(jià)的合理性。”

傳統(tǒng)工藝的一個(gè)好處是能夠使用舊設(shè)備?！霸S多公司仍在使用20多年前的相同設(shè)備制造零件，”Tignis的David Park指出。“晶圓廠和設(shè)備早已計(jì)提折舊，因此他們實(shí)際上是在用他們制造的每一個(gè)芯片印錢(qián)?！?/p>

追蹤節(jié)點(diǎn)

硅工藝已經(jīng)從微米級(jí)發(fā)展到納米級(jí)。但在那段歷史的最后階段，發(fā)生了重大的工藝變革。一些最大的變化是：

在130nm和90nm之間，晶圓尺寸從200mmm（8英寸）變?yōu)?00mm（12英寸）。300mm晶圓比200mm晶圓更貴，但可以將成本分?jǐn)偟礁嘈酒希瑥亩档蛢粜酒杀尽?/p>

在45nm左右，特征足夠小，需要計(jì)算光刻來(lái)推動(dòng)光線干凈地打印特征。

大約在同一時(shí)間，帶有金屬柵極的高K電介質(zhì)開(kāi)始使用，防止柵極氧化物厚度變得太薄。

在30nm的NAND閃存和20nm的數(shù)字邏輯中，使用193nm浸潤(rùn)技術(shù)的多重圖案化變得必要，因?yàn)镋UV光刻（13.5nm）尚未準(zhǔn)備好投入生產(chǎn)。雙重圖案化（以及后來(lái)的四重圖案化）顯著增加了制造成本，但這是打印較小特征的唯一方法。

在22nm節(jié)點(diǎn)，F(xiàn)inFET首次被采用。然后它們?cè)?4nm節(jié)點(diǎn)成為主流。

EUV從7nm節(jié)點(diǎn)開(kāi)始被使用，并在5nm節(jié)點(diǎn)成為必需。

在5nm左右，開(kāi)始使用EUV進(jìn)行多重圖案化制作。

14埃（?）節(jié)點(diǎn)可能會(huì)首次使用高數(shù)值孔徑（High NA）EUV技術(shù)。

圖1：硅工藝的變化。更大的晶圓、高K金屬柵極、計(jì)算光刻和多重圖案制作增加工藝成本，但它們對(duì)于性能、功耗（最初是成本）是必需的。但在大約20nm時(shí)，芯片成本開(kāi)始增加。極紫外（EUV）及其高數(shù)值孔徑（High NA）版本更加昂貴，全環(huán)繞柵極（GAA）晶體管也是如此。

經(jīng)濟(jì)的變化導(dǎo)致行業(yè)出現(xiàn)某種分裂。一些公司和產(chǎn)品追逐在任何時(shí)候都能提供最高性能（或更低功耗）的任何工藝，并且他們的產(chǎn)品定價(jià)可以支持每個(gè)節(jié)點(diǎn)的更高成本。英特爾、三星和英偉達(dá)等公司處于令人羨慕的地位。其他所有公司都必須堅(jiān)持使用較舊的節(jié)點(diǎn)，因?yàn)樗麄儫o(wú)法獲得相同的價(jià)格。有些芯片售價(jià)為20~30美分。

這使得一些工藝節(jié)點(diǎn)（例如10nm或7nm）的設(shè)計(jì)需求量可能會(huì)下降，因?yàn)樗鼈儾辉偈亲羁斓?。但?duì)于許多正在制造的更平淡無(wú)奇的芯片而言，它們?nèi)匀贿^(guò)于昂貴。這表明許多設(shè)計(jì)將堆積在較舊的節(jié)點(diǎn)上，而不是向前發(fā)展。與此同時(shí)，性能最高的芯片將遵循最快的節(jié)點(diǎn)，為高性能的過(guò)時(shí)工藝節(jié)點(diǎn)留下空白。

連續(xù)的工藝節(jié)點(diǎn)的生產(chǎn)成本更高，設(shè)計(jì)成本也更高?！爱?dāng)設(shè)計(jì)公司決定工藝節(jié)點(diǎn)時(shí)，他們不僅需要考慮晶圓和掩模的成本，還需要考慮設(shè)計(jì)成本及其對(duì)上市時(shí)間的影響。”新思科技EDA集團(tuán)產(chǎn)品管理負(fù)責(zé)人Al Blais表示。“包括雙重圖案化的工藝節(jié)點(diǎn)需要額外的設(shè)計(jì)和IP復(fù)雜性。FinFET設(shè)計(jì)有額外的設(shè)計(jì)限制，EUV也是如此。High NA EUV絕對(duì)也會(huì)有新的要求。”

聯(lián)電公司營(yíng)銷副總裁Michael Cy Wang表示同意?！澳壳?，在5nm或7nm上，一套掩模版的成本可能為300萬(wàn)~500萬(wàn)美元，”他說(shuō)?！暗牵绻麑㈨?xiàng)目期間的所有設(shè)計(jì)工程和IP成本加起來(lái)，設(shè)計(jì)成本很容易達(dá)到數(shù)千萬(wàn)美元?！?/p>

不同節(jié)點(diǎn)，不同應(yīng)用

制造尖端芯片的公司通常將需求增長(zhǎng)歸因于人工智能（AI）應(yīng)用的增長(zhǎng)，這些應(yīng)用依賴于CPU、GPU或?qū)Ｓ蒙窠?jīng)處理芯片。較少出現(xiàn)的是智能手機(jī)應(yīng)用處理器（AP）、高性能計(jì)算（HPC）和云計(jì)算的服務(wù)器芯片等。

當(dāng)實(shí)施下一代產(chǎn)品時(shí)，構(gòu)建這些產(chǎn)品的節(jié)點(diǎn)是最脆弱的。“領(lǐng)先應(yīng)用的關(guān)鍵客戶已準(zhǔn)備好轉(zhuǎn)向下一個(gè)前沿節(jié)點(diǎn)，然后晶圓廠將出現(xiàn)產(chǎn)能空缺，尤其是在產(chǎn)量很高的情況下，”聯(lián)電Michael Cy Wang說(shuō)。

但更多的芯片是在較傳統(tǒng)的節(jié)點(diǎn)上構(gòu)建的。例如，電動(dòng)汽車對(duì)電源管理IC（PMIC）的需求不斷增加。“PMIC通常使用180nm或130nm等成熟節(jié)點(diǎn)，但采用BCD工藝（雙極型、CMOS、D-MOS），”Krishna Balachandran說(shuō)?！癙MIC變得越來(lái)越智能，結(jié)合了越來(lái)越多的數(shù)字邏輯和模擬電路。因此，設(shè)計(jì)正在轉(zhuǎn)向90nm、55nm和40nm的BCD工藝節(jié)點(diǎn)。”

與此同時(shí)，傳感器則更早回到180nm和150nm節(jié)點(diǎn)?！皩?duì)于汽車應(yīng)用來(lái)說(shuō)，需要為了提高對(duì)高壓的耐壓性，它們與其他模擬電路集成在BCD工藝上——同樣主要采用180nm或130nm，”Krishna Balachandran說(shuō)道。“先進(jìn)的智能傳感器集成了微控制器（MCU），正在向65nm或40nm工藝發(fā)展，但這些是應(yīng)用的最新技術(shù)。頂級(jí)CMOS圖像傳感器采用22nm低功耗工藝，正在向12nm FinFET工藝發(fā)展?！?/p>

工藝節(jié)點(diǎn)通常特定于應(yīng)用和用例?！坝糜谖锫?lián)網(wǎng)系統(tǒng)的芯片代表了目標(biāo)工藝節(jié)點(diǎn)的一些分化，”新思科技Krishna Balachandran說(shuō)道?！俺鲇诔杀驹?，它們大多停留在40nm和22nm這樣的節(jié)點(diǎn)上?！钡S著人工智能走向邊緣，更多的設(shè)備將具有一些推理能力，而執(zhí)行該功能的芯片將需要比其他數(shù)字邏輯更高的性能，因此它們正在向6nm工藝發(fā)展，新思科技Krishna Balachandran表示。

模擬信號(hào)和混合信號(hào)芯片也傾向于滯后?！叭绻麘?yīng)用中混合了模擬和數(shù)字電路，那么我們認(rèn)為55nm是最佳選擇，”聯(lián)電Michael Cy Wang指出?！凹兡M趨于停留在8英寸先進(jìn)節(jié)點(diǎn)——通常是180nm和150nm?！?/p>

這些較舊的節(jié)點(diǎn)也不是一成不變的。一些晶圓廠試圖通過(guò)改進(jìn)來(lái)吸引新設(shè)計(jì)，為成熟工藝注入新的活力?！半S著節(jié)點(diǎn)從前沿退下后，代工廠積極采用計(jì)劃來(lái)更新其中期技術(shù)產(chǎn)品，”新思科技的Andrew Appleby表示。“這可能包括引入特定的晶體管設(shè)備來(lái)提高性能或最大限度地減少泄漏，縮小工藝以改善成本和工具利用率，增加特定的射頻功能或高電壓以啟用混合信號(hào)系統(tǒng)，或增加汽車級(jí)資格認(rèn)證?！?/p>

Chiplet技術(shù)的出現(xiàn)也影響了這些選擇。從理論上講，人們不再需要將某些功能遷移到更先進(jìn)的節(jié)點(diǎn)，只需將所有東西放在一個(gè)芯片上即可。相反，只有真正需要先進(jìn)節(jié)點(diǎn)功能的部件才能移到那里，從而最大限度地減少昂貴節(jié)點(diǎn)的芯片尺寸。其余部分可以作為單獨(dú)的Chiplet集成在封裝內(nèi)。

然而，這種封裝如今成本高昂?！笆褂米钸m合每種芯片類型的工藝節(jié)點(diǎn)和技術(shù)來(lái)構(gòu)建Chiplet很容易，”聯(lián)電Michael Cy Wang說(shuō)?！叭绻?jīng)濟(jì)合理，客戶肯定會(huì)考慮轉(zhuǎn)向Chiplet。但目前的Chiplet解決方案仍然面臨各種產(chǎn)量和成本挑戰(zhàn)，對(duì)許多應(yīng)用來(lái)說(shuō)還不具成本效益?！币虼?，即使Chiplet可以節(jié)省芯片成本，先進(jìn)封裝成本也必須降低才能實(shí)現(xiàn)凈成本節(jié)約。

保持生產(chǎn)線運(yùn)轉(zhuǎn)

雖然一些晶圓廠和代工廠專注于突破極限，但其他晶圓廠，如聯(lián)電公司，則專注于傳統(tǒng)的主力工藝節(jié)點(diǎn)。它將22nm/28nm視為其主要節(jié)點(diǎn)?！斑@是平面技術(shù)的最后一代，”聯(lián)電Michael Cy Wang觀察到，“轉(zhuǎn)向FinFET會(huì)大大增加制造成本?！?/p>

與此同時(shí)，一些節(jié)點(diǎn)可能會(huì)逐漸消失?！按S很少采用10nm節(jié)點(diǎn)，因?yàn)樾阅芘c成本不符，”聯(lián)電Michael Cy Wang指出。剩下的問(wèn)題是，現(xiàn)在5nm、3nm、2nm及以下節(jié)點(diǎn)已經(jīng)可用，有多少新設(shè)計(jì)將以7nm為目標(biāo)。例如，不需要FinFET技術(shù)的器件將保留在14nm或12nm之前的節(jié)點(diǎn)上。EUV是下一個(gè)重大技術(shù)突破，它將過(guò)濾掉更多的設(shè)計(jì)。與10nm不同，7nm和5nm可能會(huì)繼續(xù)存在，僅僅是得益于現(xiàn)有的生產(chǎn)。但三年后，當(dāng)這些生產(chǎn)單元被更新節(jié)點(diǎn)的生產(chǎn)單元取代時(shí)，是否會(huì)有足夠的新設(shè)計(jì)來(lái)保持該晶圓廠生產(chǎn)線的滿負(fù)荷運(yùn)轉(zhuǎn)？如果FinFET的主要障礙是成本，那么似乎將實(shí)施持續(xù)的工藝改進(jìn)。

結(jié)論

考慮到工藝遷移的障礙規(guī)模，與傳統(tǒng)節(jié)點(diǎn)相比，12nm至2nm之間的節(jié)點(diǎn)設(shè)計(jì)需求可能會(huì)減少。例如，當(dāng)設(shè)計(jì)在28nm堆積如山時(shí)，行業(yè)可能會(huì)出現(xiàn)“掃雪機(jī)效應(yīng)”，并抵制為了獲得令人信服的利益而進(jìn)一步跳躍的誘惑。

“處于尖銳過(guò)渡點(diǎn)的技術(shù)，例如上一代平面節(jié)點(diǎn)，可以保證長(zhǎng)壽命，因?yàn)樗鼈優(yōu)樵S多不需要下一個(gè)節(jié)點(diǎn)的產(chǎn)品類別提供了最佳功能集?！毙滤伎萍糀ndrew Appleby說(shuō)。

與此同時(shí)，使用成熟技術(shù)的公司仍然表現(xiàn)良好。“Microchip（微芯）是一家仍在成功利用傳統(tǒng)節(jié)點(diǎn)的公司的例子，”Tignis的David Park觀察到?！叭ツ?，他們從兩家8英寸和一家6英寸晶圓廠出貨超過(guò)80億顆芯片，工藝節(jié)點(diǎn)從0.13μm到1μm。32年來(lái)，他們每個(gè)季度都盈利。他們只是眾多在成熟節(jié)點(diǎn)上盈利制造的半導(dǎo)體公司之一?！保ㄐ?duì)/張杰）