臺積電2023年北美技術(shù)研討會于前幾日舉行，某知名機(jī)構(gòu)對對從N3開始的臺積電工藝節(jié)點(diǎn)路線圖的更新進(jìn)行了一系列總結(jié)，并提前通過架構(gòu)展望了臺積電2023的發(fā)展。
下一個主題是對從N3開始的臺積電工藝節(jié)點(diǎn)路線圖的更新。正如預(yù)測的那樣，N3將是臺積電FinFET系列中最成功的節(jié)點(diǎn)。N3的第一個版本于去年年底（Apple）投入生產(chǎn)，并將于2023年與其他客戶一起推出。據(jù)報道，正在進(jìn)行的N3x設(shè)計數(shù)量創(chuàng)下歷史新高。
N3不僅易于設(shè)計，PPA和產(chǎn)量也超出預(yù)期。雖然機(jī)構(gòu)聽到有關(guān)N2的好消息，但仍然認(rèn)為主流芯片設(shè)計人員會在相當(dāng)長的一段時間內(nèi)堅(jiān)持使用 N3，并且生態(tài)系統(tǒng)也同意。
與此同時，競爭仍在3nm上進(jìn)行。針對代工客戶的Intel 3仍在進(jìn)行中，三星3nm貌似被所有人“跳過”。機(jī)構(gòu)還沒有聽說認(rèn)識的客戶成功流片到三星3nm。
以下是媒體發(fā)布會上臺積電 N3 的成就：
N3是臺積電最先進(jìn)的邏輯工藝，按計劃于2022年第四季度進(jìn)入量產(chǎn)；N3E緊隨N3之后一年，通過了技術(shù)鑒定，達(dá)到了性能和良率目標(biāo)。
與N5相比，N3E在同等功耗下速度提升18%，同等速度下功耗降低32%，邏輯密度提升6倍左右，芯片密度提升1.3倍左右。
N3E已接獲第一波客戶產(chǎn)品流片，將于2023年下半年開始量產(chǎn)。
今天，臺積電推出N3P和N3X以提升技術(shù)價值并提供額外的性能和面積優(yōu)勢，同時保持與N3E的設(shè)計規(guī)則兼容性以最大限度地提高IP重用率。
自成立以來的前3年，N3和N3E的新流片數(shù)量是同期N5的5到2倍，這是因?yàn)榕_積電的技術(shù)差異化和準(zhǔn)備就緒。
N3P：提供額外的性能和面積優(yōu)勢，同時保留與N3E的設(shè)計規(guī)則兼容性，以最大限度地重用 IP。N3P計劃于2024年下半年投產(chǎn)，與N3E相比，客戶將看到在相同泄漏下速度提高5%，在相同速度下功耗降低 5-10%，芯片密度增加1.04倍。
N3X：N3X針對HPC應(yīng)用程序進(jìn)行了專業(yè)調(diào)整，提供額外的Fmax增益，以在與泄漏適度權(quán)衡的情況下提高過載性能。這意味著在1.2V的驅(qū)動電壓下，速度比N3P高5%，芯片密度與N3P相同。N3X將于2025年進(jìn)入量產(chǎn)。
今天，臺積電在3nm上推出了業(yè)界首個Auto Early技術(shù)，稱為N3AE。N3AE將于2023年面市，提供基于N3E的汽車工藝設(shè)計套件(PDK)，并允許客戶在汽車應(yīng)用的3nm節(jié)點(diǎn)上啟動設(shè)計，從而在2025年實(shí)現(xiàn)完全符合汽車標(biāo)準(zhǔn)的N3A工藝。
該機(jī)構(gòu)認(rèn)為，臺積電N3會被人津津樂道很多年。不僅僅因?yàn)榕_積電兌現(xiàn)了他們的承諾，所以這是一場完美的半導(dǎo)體風(fēng)暴。結(jié)果是一個非常專注于N3的行業(yè)生態(tài)系統(tǒng)，絕對無法擊敗。
以下是媒體發(fā)布會上臺積電N2的成就：
N2 量產(chǎn)的目標(biāo)是2025年；N2P和N2X計劃于2026年推出。
納米片晶體管的性能已經(jīng)超過了臺積電技術(shù)目標(biāo)的80%，同時展示了出色的電源效率和更低的Vmin，非常適合半導(dǎo)體行業(yè)的節(jié)能計算范式。
臺積電在流行的ARM A715 CPU內(nèi)核的物理實(shí)現(xiàn)中使用了N2設(shè)計抵押品來衡量PPA改進(jìn)：在相同的功率下實(shí)現(xiàn)了13%的速度增益，或者在大約0.9V的相同速度下實(shí)現(xiàn)了33%的功率降低，與N3E高密度2-1鰭片標(biāo)準(zhǔn)電池。
作為臺積電N2技術(shù)平臺的一部分，背面電源軌在基準(zhǔn)技術(shù)之上提供額外的速度和密度提升。
背面電源軌最適合HPC產(chǎn)品，將于2025年下半年上市。
通過減少IR壓降和信號RC延遲，將速度提高10-12%以上。
通過前端的更多布線資源將邏輯面積減少10-15%。
對設(shè)計和支持生態(tài)系統(tǒng)來說確實(shí)是一個挑戰(zhàn)，這為臺積電提供了非常強(qiáng)大的優(yōu)勢。
臺積電架構(gòu)展望2023
晶體管架構(gòu)已經(jīng)從平面演變?yōu)镕inFET，并且即將再次轉(zhuǎn)變?yōu)榧{米片（nanosheet）。
除了納米片，臺積電還將垂直堆疊的NMOS和PMOS（稱為CFET）視為未來的關(guān)鍵工藝架構(gòu)選擇之一。
臺積電預(yù)計，在考慮布線和工藝復(fù)雜性后，密度增益將下降5到2倍。
除了CFET之外，臺積電還在碳納米管和二維材料等低維材料方面取得了突破，可以實(shí)現(xiàn)進(jìn)一步的尺寸和能量縮放。
根據(jù)記錄，臺積電已經(jīng)部署了288種不同的工藝技術(shù)，并為532家客戶制造了12698種產(chǎn)品，而且還在不斷增加。（校對/武守哲）
