在2nm以下技術(shù)節(jié)點(diǎn)三維集成電路晶體管制造中，內(nèi)側(cè)墻、溝道釋放、介質(zhì)隔離等關(guān)鍵環(huán)節(jié)亟需突破高精度刻蝕工藝，以實(shí)現(xiàn)尺寸微縮和器件效能提升。當(dāng)特征尺寸進(jìn)入納米尺度時(shí)，刻蝕反應(yīng)截面呈現(xiàn)顯著的尺寸效應(yīng)，反應(yīng)截面和缺陷等微觀物理現(xiàn)象難以通過(guò)傳統(tǒng)表征手段獲取，現(xiàn)有刻蝕模型雖能預(yù)測(cè)宏觀形貌演變，但在納米尺度存在根本性局限。如何結(jié)合前沿人工智能技術(shù)，實(shí)現(xiàn)從原子級(jí)精度模擬刻蝕動(dòng)力學(xué)過(guò)程，理解其微觀結(jié)構(gòu)演變過(guò)程，進(jìn)而預(yù)測(cè)并優(yōu)化宏觀工藝參數(shù)以實(shí)現(xiàn)目標(biāo)器件性能，是人工智能賦能集成電路先進(jìn)制造的關(guān)鍵科學(xué)問(wèn)題。

圖1：工藝-器件仿真優(yōu)化回路、特征尺度與原子尺度模擬方法對(duì)比。

針對(duì)上述問(wèn)題，中國(guó)科學(xué)院微電子研究所EDA中心陳睿研究員與先導(dǎo)中心李俊杰正高級(jí)工程師合作，首次將機(jī)器學(xué)習(xí)勢(shì)函數(shù)（Machine Learning Potential，MLP）分子動(dòng)力學(xué)推演方法引入集成電路刻蝕工藝仿真領(lǐng)域，從原子尺度深入探究刻蝕機(jī)理，并利用機(jī)器學(xué)習(xí)勢(shì)實(shí)現(xiàn)宏觀刻蝕輪廓的大尺度推演。本研究面向環(huán)柵（GAA）器件超晶格結(jié)構(gòu)的橫向選擇性刻蝕工藝場(chǎng)景，引入工藝物理約束，結(jié)合神經(jīng)網(wǎng)絡(luò)演化算法，構(gòu)建了機(jī)器學(xué)習(xí)勢(shì)函數(shù)。該勢(shì)函數(shù)具備與密度泛函理論（DFT）計(jì)算結(jié)果高度吻合的模擬結(jié)果。

圖2：機(jī)器學(xué)習(xí)勢(shì)函數(shù)的構(gòu)建與迭代優(yōu)化工作流程。

圖3：（左）基于DFT方法的刻蝕中間產(chǎn)物及反應(yīng)表面原子位能信息；

（右）基于MLP方法的反應(yīng)表面二維勢(shì)能面與DFT結(jié)果對(duì)比。

采用該勢(shì)函數(shù)模擬Si/SiO2變厚度多疊層結(jié)構(gòu)的橫向選擇性刻蝕工藝，成功實(shí)現(xiàn)了60萬(wàn)原子級(jí)大體系的分子動(dòng)力學(xué)刻蝕輪廓推演。同時(shí)，本研究在微電子所8吋先導(dǎo)工藝平臺(tái)上完成了相應(yīng)結(jié)構(gòu)的流片實(shí)驗(yàn)，并結(jié)合透射電子顯微鏡（TEM）表征，驗(yàn)證了仿真結(jié)果的正確性。通過(guò)與傳統(tǒng)的反應(yīng)力場(chǎng)分子動(dòng)力學(xué)（ReaxFF MD）仿真方法對(duì)比，本方法實(shí)現(xiàn)了約45倍的計(jì)算效率提升。

圖4：（a）、（b）刻蝕輪廓仿真與實(shí)驗(yàn)結(jié)果；（c）MLP與ReaxFF在CPU、GPU平臺(tái)的計(jì)算耗時(shí)對(duì)比。

相關(guān)成果以“First large-scale (68×25×5 nm3) atomistic modeling for accurate and efficient etching process based on machine learning molecular dynamics (MLMD)”為題在第70屆國(guó)際電子器件大會(huì)（IEDM 2024）上進(jìn)行了口頭報(bào)告。中國(guó)科學(xué)院微電子研究所EDA中心馮澤萌助理工程師、博士研究生呼子義、余童助理工程師為共同第一作者，微電子所EDA中心陳睿研究員、先導(dǎo)中心李俊杰正高級(jí)工程師為共同通訊作者。研究工作得到了中國(guó)科學(xué)院戰(zhàn)略性A類(lèi)先導(dǎo)專(zhuān)項(xiàng)、國(guó)家自然科學(xué)基金、中國(guó)科學(xué)院國(guó)際伙伴計(jì)劃等項(xiàng)目支持。