在2nm以下技術(shù)節(jié)點三維集成電路晶體管制造過程中，內(nèi)側(cè)墻、溝道釋放、介質(zhì)隔離等關(guān)鍵環(huán)節(jié)迫切需要突破高精度刻蝕工藝，以實現(xiàn)尺寸微縮和器件性能提升。當特征尺寸進入納米尺度時，刻蝕反應(yīng)呈現(xiàn)顯著的尺寸效應(yīng)，其反應(yīng)截面和缺陷等微觀物理現(xiàn)象難以通過傳統(tǒng)表征手段獲取。雖然現(xiàn)有刻蝕模型能夠預(yù)測宏觀形貌演變，但在納米尺度上存在根本性局限。如何結(jié)合前沿人工智能技術(shù)，實現(xiàn)從原子級精度模擬刻蝕動力學(xué)過程，理解其微觀結(jié)構(gòu)演變過程，進而預(yù)測并優(yōu)化宏觀工藝參數(shù)以實現(xiàn)目標器件性能，成為人工智能賦能集成電路先進制造的關(guān)鍵科學(xué)問題。

圖1：工藝-器件仿真優(yōu)化回路、特征尺度與原子尺度模擬方法對比。

針對上述問題，中國科學(xué)院微電子研究所EDA中心陳睿研究員與先導(dǎo)中心李俊杰正高級工程師合作，首次將機器學(xué)習(xí)勢函數(shù)（Machine Learning Potential，MLP）分子動力學(xué)推演方法引入集成電路刻蝕工藝仿真領(lǐng)域，從原子尺度深入探究刻蝕機理，并利用機器學(xué)習(xí)勢實現(xiàn)宏觀刻蝕輪廓的大尺度推演。本研究面向環(huán)柵（GAA）器件超晶格結(jié)構(gòu)的橫向選擇性刻蝕工藝場景，引入工藝物理約束，結(jié)合神經(jīng)網(wǎng)絡(luò)演化算法，構(gòu)建了機器學(xué)習(xí)勢函數(shù)。該勢函數(shù)具備與密度泛函理論（DFT）計算結(jié)果高度吻合的模擬結(jié)果。

圖2：機器學(xué)習(xí)勢函數(shù)的構(gòu)建與迭代優(yōu)化工作流程。

圖3：（左）基于DFT方法的刻蝕中間產(chǎn)物及反應(yīng)表面原子位能信息；

（右）基于MLP方法的反應(yīng)表面二維勢能面與DFT結(jié)果對比。

采用該勢函數(shù)模擬Si/SiO2變厚度多疊層結(jié)構(gòu)的橫向選擇性刻蝕工藝，研究團隊成功實現(xiàn)了60萬原子級大體系的分子動力學(xué)刻蝕輪廓推演。同時，本研究在微電子所8吋先導(dǎo)工藝平臺上完成了相應(yīng)結(jié)構(gòu)的流片實驗，并結(jié)合透射電子顯微鏡（TEM）表征，驗證了仿真結(jié)果的正確性。通過與傳統(tǒng)的反應(yīng)力場分子動力學(xué)（ReaxFF MD）仿真方法對比，本方法實現(xiàn)了約45倍的計算效率提升。

圖4：（a）、（b）刻蝕輪廓仿真與實驗結(jié)果；（c）MLP與ReaxFF在CPU、GPU平臺的計算耗時對比。

相關(guān)成果以"First large-scale (68×25×5 nm3) atomistic modeling for accurate and efficient etching process based on machine learning molecular dynamics (MLMD)"為題在第70屆國際電子器件大會（IEDM 2024）上進行了口頭報告。中國科學(xué)院微電子研究所EDA中心馮澤萌助理工程師、博士研究生呼子義、余童助理工程師為共同第一作者，微電子所EDA中心陳睿研究員、先導(dǎo)中心李俊杰正高級工程師為共同通訊作者。研究工作得到了中國科學(xué)院戰(zhàn)略性A類先導(dǎo)專項、國家自然科學(xué)基金、中國科學(xué)院國際伙伴計劃等項目支持。