2025年2月16日至20日，第72屆ISSCC（國際固態(tài)電路會議）在美國舊金山召開，模擬集成電路重點實驗室作為第一署名單位在ISSCC 2025發(fā)表了4篇學(xué)術(shù)論文，此為西安電子科技大學(xué)作為第一署名單位首批被ISSCC接收的論文。所涉及研究內(nèi)容包括高速串行數(shù)據(jù)接口芯片、頻率綜合器與串聯(lián)諧振振蕩器、高速高精度模數(shù)轉(zhuǎn)換器、MEMS傳感器接口芯片等。國家海外高層次青年人才趙瀟騰、博士后王凌帶隊參加了ISSCC會議。

ISSCC（International Solid-State Circuits Conference）國際固態(tài)電路會議始于1953年，是全球?qū)W術(shù)界和工業(yè)界公認的集成電路設(shè)計領(lǐng)域最高級別會議之一。ISSCC通常是各個時期國際上最尖端集成電路技術(shù)最先發(fā)表之地，每年吸引超過數(shù)千名來自世界各地工業(yè)界和學(xué)術(shù)界的參會者。

圖1. 模擬集成電路重點實驗室的ISSCC 2025參會人員

論文一

論文一 7.8 A Reference-less CDR Using SAR-Based Frequency-Acquisition Technique Achieving 55ns Constant Band-Searching Time and up to 63.64Gb/s/μs Acquisition Speed

圖2 趙瀟騰教授報告論文7.8

面向數(shù)據(jù)鏈路中出現(xiàn)的頻繁休眠與喚醒，實驗室為實現(xiàn)鏈路的快速建立提出了一種超快鎖定的無參考時鐘與數(shù)據(jù)恢復(fù)電路。該工作提出了一種基于逐次漸進比較（SAR）的頻率捕獲方法。通過識別“慢”信號得到頻率差極性。所提出的時鐘數(shù)據(jù)恢復(fù)電路僅需55ns的恒定頻帶切換時間，在此過程中實現(xiàn)了高達63.64 Gb/s/μs的頻率捕獲速度，與可查閱參考文獻對比，實現(xiàn)了當前無參考頻率捕獲的最快速度。借助所提出的凈電流的電荷泵，實現(xiàn)了小于150ns的總捕獲時間，比已有的研究工作至少縮短了4倍。

該工作以"A Reference-less CDR Using SAR-Based Frequency-Acquisition Technique Achieving 55ns Constant Band-Searching Time and up to 63.64Gb/s/μs Acquisition Speed"為題，發(fā)表于2025年 ISSCC的 超高速有線通信（Ultra-High-Speed Wireline）分會場。該文章第一作者及演講者為西安電子科技大學(xué)趙瀟騰教授，第一學(xué)生作者為章宇浩博士研究生，通訊作者為西安電子科技大學(xué)朱樟明教授和劉術(shù)彬教授。

論文二

論文二 19.11 A 13GHz Charge-Pump PLL Achieving 15.8fs rms Integrated Jitter and -98.5dBc Reference Spur

圖3 步楓博士生報告論文19.11

面向通信系統(tǒng)高速率數(shù)據(jù)傳輸需求，實驗室針對本地頻率源提出一種極低抖動、低雜散的鎖相環(huán)時鐘電路。通過提出的電阻放電型時間放大器，顯著降低了PFD自身噪聲，并提高對后級電路噪聲的抑制。此外，針對傳統(tǒng)串聯(lián)諧振壓控振蕩器的過壓問題，提出的電容分壓技術(shù)成功降低了有源器件的振蕩幅度，在保證性能的同時，大幅提升了電路的可靠性。最后，通過提出的開關(guān)采樣濾波器技術(shù)，解決了電荷泵失配帶來的雜散影響。該工作在13GHz輸出頻率下，實現(xiàn)了15.8fs的積分抖動和-98.5dBc的參考雜散。在目前國際上已報道的鎖相環(huán)中，該工作實現(xiàn)了最優(yōu)的積分抖動。

該工作以“A 13GHz Charge-Pump PLL Achieving 15.8fsrms Integrated Jitter and -98.5dBc Reference Spur”為題，發(fā)表于2025年ISSCC的頻率綜合器和串聯(lián)諧振壓控振蕩器（Frequency Synthesizers and Series-Resonance VCOs）分會場。該論文第一作者為西安電子科技大學(xué)孫德鵬副教授，通訊作者為西安電子科技大學(xué)劉術(shù)彬教授，文章由第一學(xué)生作者步楓博士研究生進行演講匯報。

論文三

論文三 24.2 A 14b 1GS/s Single-Channel Pipelined ADC with a Parallel-Operation SAR Sub-Quantizer and a Dynamic-Deadzone Ring Amplifier.

圖4 曹越博士生報告論文24.2

面向通信系統(tǒng)應(yīng)用，實驗室提出了一款14位1GS/s模數(shù)轉(zhuǎn)換器。該工作提出了一種并行量化技術(shù)與一種動態(tài)死區(qū)環(huán)形放大器。不同于現(xiàn)有流水線架構(gòu)的串行時序，并行量化技術(shù)使余量轉(zhuǎn)換和余量放大同時進行，在不降低模數(shù)轉(zhuǎn)換器采樣率前提下，分配了足夠的時間給余量放大和轉(zhuǎn)換，提升了整體能效。該工作在1GS/s采樣率下，奈奎斯特輸入頻率時，實現(xiàn)了85.8dB的SFDR和68.2dB的SNDR。在目前已報道的ISSCC和VLSI會議上采樣率≥0.5GS/s的高速模數(shù)轉(zhuǎn)換器中，該工作實現(xiàn)了最高的性能優(yōu)值FOMs(173.3dB)。

該工作以 " A 14b 1GS/s Single-Channel Pipelined ADC with a Parallel-Operation SAR Sub-Quantizer and a Dynamic-Deadzone Ring Amplifier "為題，發(fā)表于2025年 ISSCC的高頻ADC （High-Frequency ADCs）分會場。該文章第一作者及演講者為西安電子科技大學(xué)博士研究生曹越，通訊作者為西安電子科技大學(xué)朱樟明教授和沈易教授。

論文四

論文四 27.1 A 3-Axis MEMS Gyroscope with 2.8ms Wake-Up Time Enabled by a 1.5μW Always-On Drive Loop

圖5 王凌博士后報告論文27.1

圖6 王凌博士后與張錦文碩士生現(xiàn)場演示論文27.1

面向MEMS陀螺儀的事件驅(qū)動應(yīng)用需求，針對常開功耗與喚醒時間約束，實驗室提出了一種基于占空比自動尋優(yōu)突發(fā)模式鎖相環(huán)的常開驅(qū)動接口電路。通過基于bang-bang控制的自動動態(tài)占空比調(diào)節(jié)，實現(xiàn)1.5μW的常開功耗、2.8ms的喚醒時間和-40-85°C的寬溫域的穩(wěn)定工作，打破國際上常開功耗與喚醒時間指標記錄，并首次實現(xiàn)了寬溫度范圍魯棒的常開模式。該工作是和杭州士蘭微電子股份有限公司共同完成的。

該工作以“A 3-Axis MEMS Gyroscope with 2.8ms Wake-Up Time Enabled by a 1.5μW Always-On Drive Loop”為題，發(fā)表于2025年ISSCC的傳感器接口電路（Sensor Interfaces）分會場，作為第一篇文章報告，并在Demo Session 2分會場進行了現(xiàn)場展示。該文章第一作者為西安電子科技大學(xué)鐘龍杰副教授，演講者為王凌博士后，第一學(xué)生作者為張錦文碩士研究生，通訊作者為朱樟明教授。該工作獲得了杭州士蘭微電子股份有限公司的合作支持。