2023年6月2-3日，第七屆集微半導體峰會在廈門國際會議中心酒店隆重召開。作為本次峰會的重頭戲之一，2023 EDA IP工業(yè)軟件峰會將全新亮相。Cadence（楷登電子）參加本次峰會，并重磅推出新款的設計工具。

作為電子系統(tǒng)設計領域的關鍵領導者，Cadence借助超過30年的計算軟件專業(yè)知識積累，不斷發(fā)展壯大。該公司通過其基礎的智能系統(tǒng)設計策略，提供軟件、硬件和知識產(chǎn)權，將設計概念變?yōu)楝F(xiàn)實。

Cadence是全球最具創(chuàng)新力的公司，他們提供從芯片到電路板再到完整系統(tǒng)的非凡電子產(chǎn)品，應用于最具動態(tài)市場需求的領域，包括超大規(guī)模計算、5G通信、汽車、移動設備、航空航天、消費品、工業(yè)和醫(yī)療領域。

本次峰會上，Cadence帶來了Cadence?Verisium?Artificial Intelligence（AI）-Driven Verification Platform，一套利用大數(shù)據(jù)和AI 優(yōu)化驗證工作負載、提高覆蓋率并加速根本原因分析的應用程序。

整套應用通過大數(shù)據(jù)和JedAI Platform來優(yōu)化驗證負荷、提高覆蓋率并加速bug溯源。Verisium平臺基于新的Cadence Joint Enterprise Data AI（JedAI）Platform，并與Cadence驗證引擎原生集成。

隨著系統(tǒng)級芯片(SoC)的復雜性不斷提高，縮短驗證時間已成為加快產(chǎn)品上市的關鍵，并且驗證往往比任何其他硅工程任務更加消耗計算資源和人力資源。Verisium平臺的發(fā)布代表了新一代的算法轉變：從電子設計自動化(EDA)中一次運行單個配置的單引擎算法，轉變?yōu)槔么髷?shù)據(jù)和人工智能，在整個SoC設計和驗證活動中優(yōu)化多個引擎的多次運行。

通過部署Verisium平臺，所有驗證數(shù)據(jù)，包括波形、覆蓋率、報告和日志文件，都匯集到 Cadence JedAI平臺中。建立機器學習 (ML) 模型，并從這些數(shù)據(jù)中挖掘出其他專有指標，以實現(xiàn)新一類工具，極大地提高驗證工作效率。使用 Cadence JedAI Platform，Cadence能夠在整個Verisium AI驅動的驗證工作流程中應用其在數(shù)據(jù)和AI方面的計算軟件創(chuàng)新成果，包括Cadence Cerebrus? Intelligent Chip Explorer中AI驅動的實施和Optimality? Intelligent System Explorer中AI驅動的系統(tǒng)分析。（校對/薩米）