在芯片設(shè)計(jì)與制造日益復(fù)雜的今天，測(cè)試技術(shù)正面臨前所未有的挑戰(zhàn)。如何在保證測(cè)試精度的同時(shí)提升效率，成為整個(gè)半導(dǎo)體產(chǎn)業(yè)鏈關(guān)注的焦點(diǎn)。作為技術(shù)先鋒，愛德萬測(cè)試將于8月28日亮相西門子EDA Forum 2025，展示前沿的測(cè)試技術(shù)與創(chuàng)新解決方案，助力業(yè)界共同迎接下一代智能芯片的挑戰(zhàn)。
與愛德萬測(cè)試面對(duì)面
時(shí)間：2025年8月28日（周四）
地點(diǎn)：上海魯能JW萬豪侯爵酒店（浦東新區(qū)浦明路988號(hào)）
立即報(bào)名：Siemens EDA Forum 2025
技術(shù)專家解析
聚焦測(cè)試領(lǐng)域前沿，愛德萬測(cè)試將帶來主題演講
制造與測(cè)試分會(huì)場(chǎng)
Advantest與Tessent在尖端測(cè)試技術(shù)領(lǐng)域的合作
晏澤昕
愛德萬測(cè)試數(shù)字業(yè)務(wù)開發(fā)經(jīng)理
展臺(tái)亮點(diǎn)搶先看
同步亮相兩大核心主題，現(xiàn)場(chǎng)了解測(cè)試方案
V93000 EXA Scale高速Scan方案
隨著高性能芯片采用更復(fù)雜的設(shè)計(jì)與先進(jìn)封裝，測(cè)試環(huán)節(jié)面臨前所未有的技術(shù)挑戰(zhàn)：測(cè)試數(shù)據(jù)量激增、多核并行測(cè)試難度加大……這些問題不僅影響芯片良率，還可能推高量產(chǎn)成本、延遲產(chǎn)品上市。
Advantest V93000 EXA Scale平臺(tái)與Siemens Tessent SSN架構(gòu)聯(lián)合賦能的高速Scan測(cè)試解決方案, 全面提升芯片量產(chǎn)階段的Scan測(cè)試效率與精度。
EXA Scale 高速Scan方案技術(shù)亮點(diǎn)
1.PS5000板卡5Gbps高速能力
支持高速窄總線(1.6Gbps至3.2Gbps)，顯著縮短測(cè)試時(shí)間。
2.多核并行測(cè)試支持
支持On-Tester Compare與On-Chip Compare兩大測(cè)試模式，幫助客戶高效完成多核并行、高速Scan驗(yàn)證。
3.精準(zhǔn)Fail定位與分析
平臺(tái)可自動(dòng)采集Fail Cycle并完成核心映射與結(jié)構(gòu)化輸出。靈活配置，實(shí)現(xiàn)逐核診斷（PerCoreDiagnostic）助力快速診斷與Debug。
4.兼容傳統(tǒng)DFT流程，構(gòu)建EDA與ATE閉環(huán)協(xié)同
實(shí)現(xiàn)設(shè)計(jì)與測(cè)試的高效閉環(huán)。確保了SSN測(cè)試在高速、高并發(fā)的同時(shí)，仍能保持與傳統(tǒng)DFT流程的兼容性，極大簡(jiǎn)化了設(shè)計(jì)與測(cè)試之間的協(xié)同工作。
SiConic解決方案
SiConic介紹
Advantest SiConic：可擴(kuò)展的生態(tài)系統(tǒng)，在統(tǒng)一、自動(dòng)化和多功能的環(huán)境中為Design Verification和Silicon Validation團(tuán)隊(duì)提供支持，重新定義Silicon Validation：適用于當(dāng)下 SoC 的無縫、可擴(kuò)展和高效的解決方案。從設(shè)備bring-up到跨不同 SoC/IP 配置、流程和測(cè)試條件的全面數(shù)據(jù)收集和分析：SiConic 確保無縫且可靠的 Sign-Off 路徑。
SiConic功能
Validation方案：
EDA到芯片實(shí)測(cè)的橋梁
Test Engineering方案：
通過HSIO提前驗(yàn)證DFT內(nèi)容
全面的硅后驗(yàn)證環(huán)境，可實(shí)現(xiàn)完美設(shè)置、高效數(shù)據(jù)收集和交互式分析；并且支持高帶寬數(shù)據(jù)傳輸、控制接口和 GPIO 的多功能Bench設(shè)備。
SiConic-Explorer：
一站式芯片bring-up和validation工具
SiConic-Link：
用于自動(dòng)硅后驗(yàn)證的多功能、可靠的Bench設(shè)備
SiConic四大亮點(diǎn)
1.即插即用，調(diào)試秒啟動(dòng)
無需冗長(zhǎng)的數(shù)據(jù)轉(zhuǎn)換，DV與SV工程師可協(xié)同操作，調(diào)試時(shí)間從一天縮短至一小時(shí)。
2.SoC/IP實(shí)時(shí)配置與監(jiān)控
支持芯片上動(dòng)態(tài)配置與行為監(jiān)控，快速驗(yàn)證流片后的系統(tǒng)功能。
3.數(shù)據(jù)可視化，決策更清晰
實(shí)時(shí)生成圖表與可操作數(shù)據(jù)，直觀呈現(xiàn)系統(tǒng)狀態(tài)，引導(dǎo)團(tuán)隊(duì)優(yōu)化性能。
4.自動(dòng)化測(cè)試集，全面覆蓋
支持多種配置與工藝場(chǎng)景的數(shù)據(jù)采集與分析，提升簽核可靠性，降低認(rèn)知門檻。
