亚洲五月天一区二区三区-日本午夜福利视频在线-日本欧美一区二区不卡免费-日韩深夜视频在线观看

從芯片到系統(tǒng)重構(gòu)RISC-V創(chuàng)新,2025新思科技RISC-V科技日活動成功舉辦

來源:新思科技 #新思科技# #RISC-V#
2110

新思科技深度參與2025 RISC-V中國峰會并于2025年7月16日舉辦同期活動“新思科技RISC-V科技日”技術(shù)論壇,聚焦“從芯片到系統(tǒng)重構(gòu)RISC-V創(chuàng)新”主題,議題覆蓋當(dāng)前最前沿的技術(shù)領(lǐng)域,通過在RISC-V技術(shù)探索分享與多維度討論,為與會者提供了新思科技在賦能RISC-V技術(shù)創(chuàng)新的全面視角,從而更進(jìn)一步促進(jìn)中國RISC-V產(chǎn)業(yè)發(fā)展與生態(tài)構(gòu)建。

從芯片到系統(tǒng),RISC-V以開源標(biāo)準(zhǔn)助力SoC創(chuàng)新

▲ Yankin Tanurhan,新思科技工程資深副總裁

新思科技工程資深副總裁Yankin Tanurhan博士做開場演講,分享新思科技在RISC-V技術(shù)探索方面取得進(jìn)步與思考。

他表示,全球RISC-V出貨量將從2024年的270億顆增長至2030年的1160億顆,年復(fù)合增長率達(dá) 34%;中國市場的增速更快,從138億顆增長至635億顆,復(fù)合增長率 37%;在RISC-V采納速度方面,已成為全球增長最快的ISA。RISC-V 的開放性和模塊化設(shè)計使其成為未來計算架構(gòu)的重要組成部分,尤其適用于定制化SoC設(shè)計(如AI、IoT、汽車電子)、邊緣計算與嵌入式系統(tǒng)等領(lǐng)域,RISC-V 的靈活性使得芯片設(shè)計者可以根據(jù)具體應(yīng)用場景定制指令集,從而實現(xiàn)更高的性能和能效比。

RISC-V 的成功不僅依賴于架構(gòu)本身,還需要完整的EDA工具鏈、IP生態(tài)和驗證平臺。深耕RISC-V領(lǐng)域多年,新思科技推出EDA工具 + ARC-V處理器IP + 快速驗證平臺三位一體協(xié)同創(chuàng)新的RISC-V整體解決方案,不僅推出基于RISC-V架構(gòu)的ARC-V處理器IP,包含RMX系列、RHX系列、RPX系列,可為客戶提供差異化SoC 設(shè)計和優(yōu)化所需的技術(shù)支持;同時還提供面向RISC-V處理器與SoC的全面EDA工具和參考方法學(xué),從芯片到系統(tǒng)加速RISC-V創(chuàng)新。

ASIP Designer:為特定應(yīng)用工作負(fù)載擴(kuò)展RISC-V內(nèi)核

▲ 毛海雪,新思科技資深應(yīng)用工程師

可擴(kuò)展性是RISC-V的核心優(yōu)勢之一,現(xiàn)已被越來越來越多的設(shè)計者所采用。一般來說RISC-V架構(gòu)的擴(kuò)展可以分為兩種,一種是標(biāo)準(zhǔn)性的擴(kuò)展,另外一種是定制化的擴(kuò)展。其中標(biāo)準(zhǔn)型擴(kuò)展需要在RISC-V社區(qū)中提出并開發(fā),用于社區(qū)共同關(guān)注的全新領(lǐng)域,最后按照批準(zhǔn)流程通過RISC-V委員會的協(xié)作審查。定制化擴(kuò)展則主要由設(shè)計團(tuán)隊開發(fā),達(dá)到高效執(zhí)行特定應(yīng)用的工作負(fù)載的目標(biāo),主要有三種類型,分別是帶有自定義協(xié)處理器的RISC-V、帶有小規(guī)模ISA擴(kuò)展的RISC-V、帶有大規(guī)模ISA擴(kuò)展的RISC-V。

ASIP Designer是新思科技開發(fā)的用于設(shè)計、實現(xiàn)、編程和驗證專用指令集處理器的工具。利用ASIP Designer,芯片設(shè)計人員可以快速獲得優(yōu)化的C/C++編譯器、周期精確的模擬器和ASIP可綜合硬件實現(xiàn),同時,RISC-V的nML模型會隨工具一起提供,設(shè)計人員還可以根據(jù)需求對nML模型進(jìn)行擴(kuò)展。另外,通過使用ASIP獨有的compiler-in-the-loop和synthesis-in-the-loop方法學(xué),能夠?qū)SA和微架構(gòu)快速調(diào)整到適合的應(yīng)用領(lǐng)域,并且完全支持上述RISC-V的各種擴(kuò)展類型。

因此,作為可基于RISC-V架構(gòu)的處理器設(shè)計工具,ASIP Designer非常適用于應(yīng)用于特定負(fù)載的專用指令集處理器的設(shè)計。

ARC-V:利用RISC-V高級中斷架構(gòu)擴(kuò)展?jié)M足實時應(yīng)用需求

▲ Rich Collins,新思科技 ARC-V處理器及生態(tài)系統(tǒng)產(chǎn)品管理資深總監(jiān)

RISC-V在現(xiàn)實世界的應(yīng)用,尤其是在汽車應(yīng)用領(lǐng)域,如嵌入式視覺、雷達(dá)/激光雷達(dá)、駕駛安全等方面,處理器響應(yīng)中斷時的最大延遲具有可確定性非常重要。因此,新思科技投入大量時間研究了RISC-V高級中斷架構(gòu)(即AIA架構(gòu)),該架構(gòu)在多核配置支持、基于MPU的虛擬化技術(shù)、內(nèi)部進(jìn)程或中斷處理等方面表現(xiàn)優(yōu)異。其設(shè)計與RISC-V 架構(gòu)高度契合,包括虛擬機監(jiān)控程序和硬件擴(kuò)展功能,并提供了一個統(tǒng)一的程序模型和靈活的參數(shù)。

然而,這種AIA架構(gòu)缺乏一些實時確定性應(yīng)用程序所必需的能力,即能夠定義一種機制來傳遞那些實時中斷的信息。為此,新思科技在擴(kuò)展 RISC-V 中斷架構(gòu)的過程中引入了實時中斷交付機制,以滿足實時應(yīng)用需求,即“RISC-V 實時中斷架構(gòu)擴(kuò)展(RTIA)”。RTIA在現(xiàn)有 AIA 基礎(chǔ)上新增三項關(guān)鍵能力:

直接消息信號中斷(DMSI),實現(xiàn)單核或多核確定性低延遲中斷投遞

嵌套向量中斷模式,支持 255 級高優(yōu)先級中斷及鏈?zhǔn)焦蚕硐蛄?/p>

硬件中斷棧指針管理,減少上下文切換開銷

驗證結(jié)果顯示,采用RTIA架構(gòu)的單核中斷延遲僅 12–28 周期,中斷電路硬件面積增加約 15%,同時可向后兼容 RISC-V 特權(quán)規(guī)范與 AIA。另外,該擴(kuò)展已集成到 ARC-V RHX-115-FS 32 位 1–16 核功能安全處理器,支持鎖步/混合模式、虛擬化和混合關(guān)鍵性應(yīng)用,能夠滿足 L3-L5 自動駕駛、雷達(dá)/視覺實時處理需求。

目前指令功能級和時許精確級模擬器、編譯器、Linux 內(nèi)核補丁及 Type-1 虛擬機監(jiān)控程序原型均已就緒;新思科技正聯(lián)合 RISC-V 國際協(xié)會組建工作組,推動 RTIA 成為標(biāo)準(zhǔn)擴(kuò)展。該方案已在模擬器和嵌入式處理器部署,正擴(kuò)展至 RX 系列,與虛擬機管理程序供應(yīng)商、Linux 社區(qū)合作,并推動成立 RISC-V 工作組,計劃將其納入標(biāo)準(zhǔn)。

一站式處理器驗證方案,全面加速RISC-V從IP到SOC驗證交付

▲ 范宇杰,新思科技資深應(yīng)用工程師

驗證是通過一系列測試和驗證流程確保IP/CPU等的功能、性能及兼容性符合設(shè)計要求的過程。RISC-V作為一種新興且處于快速發(fā)展過程中的新架構(gòu),其處理器驗證面臨著眾多的挑戰(zhàn),如設(shè)計復(fù)雜性(包括架構(gòu)、微架構(gòu)、實現(xiàn)選擇和自定義功能等)、處理器IP的來源(內(nèi)部、開源、供應(yīng)商+自定義指令)、使用狀態(tài)(微控制器/應(yīng)用處理器,封閉與開放外部軟件開發(fā))、驗證生產(chǎn)力和關(guān)閉時間、團(tuán)隊經(jīng)驗(設(shè)計人員和驗證工程師)、處理器驗證方法、工具選擇等。

基于上述挑戰(zhàn),新思科技開發(fā)出了面向RISC-V處理器驗證提供“一站式工具箱”,其核心方案如下:

ImperasDV:提供鎖步比較設(shè)計驗證方法,允許在SystemVerilog環(huán)境中運行被測設(shè)備(DUT)并構(gòu)自動化驗證平臺,通過指令測試生成器、RTL DUT子系統(tǒng)、功能覆蓋率等組件實現(xiàn)高效驗證。其工具鏈支持RISC-V ISA基礎(chǔ)及Vector、DSP/SIMD、Bitmanip等擴(kuò)展功能。其核心組件包含ImperasDV、ImperasFPM、RISC-V驗證接口(RVVI)、ImperasFC。其中ImperasDV用于比較和檢查架構(gòu)狀態(tài),ImperasFPM是被測處理器架構(gòu)模型,RISC-V驗證接口(RVVI)用于將DUT連接到ImperasDV的SystemVerilog接口,ImperasFC則是一個RISC-V指令集的SystemVerilog功能覆蓋模型。

STING:用于驗證RISC-V處理器和SoC的隨機自檢測試生成器,能夠支持多核架構(gòu),并配置整個系統(tǒng)的地址空間、緩存層級等參數(shù)。STING還可以通過在底層隨機生成測試場景,可以在較短的時間內(nèi)對復(fù)雜的硬件進(jìn)行驗證,從而加速驗證過程。STING所生成的測試場景,不僅支持對指令集的擴(kuò)展進(jìn)行驗證,還能模擬多種復(fù)雜的異常場景,極大地提高了驗證的覆蓋面和準(zhǔn)確性。另外,STING可以將其生成的隨機測試轉(zhuǎn)換為二進(jìn)制文件,用戶可以在不同平臺上進(jìn)行驗證復(fù)現(xiàn)。

由ImperasDV和STING組成的集成設(shè)計驗證解決方案,其測試范圍涵蓋了與CSR相關(guān)的問題、

時序依賴、陷阱等相關(guān)問題,以及每個向量指令的功能驗證等,可以顯著幫助開發(fā)團(tuán)隊加速驗證進(jìn)程,提升產(chǎn)品的穩(wěn)定性和可靠性。

新一代HAPS-200加速RISC-V HPC軟硬件系統(tǒng)驗證:案例分析

▲ 依次為阿里巴巴達(dá)摩院玄鐵生態(tài)高級研發(fā)工程師李輝、新思科技資深應(yīng)用工程師黃進(jìn)、新思科技資深應(yīng)用工程師司鵬昊

本次活動特邀阿里巴巴達(dá)摩院玄鐵生態(tài)高級研發(fā)工程師李輝與新思科技資深應(yīng)用工程師黃進(jìn)和司鵬昊,共同分享HAPS-200加速達(dá)摩院C930下一代高性能處理器核心的研發(fā)等成功客戶案例。

HAPS-200是新思科技面向百億門級 RISC-V 數(shù)據(jù)中心 SoC發(fā)布的新一代硬件輔助驗證平臺,它是業(yè)界性能最高、可擴(kuò)展性最強的硅前原型系統(tǒng)。由于其高性能,HAPS可用于硅前軟件開發(fā)以及系統(tǒng)環(huán)境中的高速接口驗證,且與上一代相比,HAPS-200 6 FPGA平臺具有2倍的性能、3倍的容量、更快的編譯時間以及4倍的調(diào)試容量和帶寬。同時,HAPS-200還保持與HAPS生態(tài)系統(tǒng)的兼容性,支持與HAPS-100的混合系統(tǒng)。

另外,HAPS-200搭載6顆AMD Versal Premium VP1902 FPGA,平臺可以適配ProtoCompiler與ZeBu軟件,支持同步/異步時鐘、可擴(kuò)展互聯(lián)與標(biāo)準(zhǔn)HT3,支持各種復(fù)雜接口解決方案,兼顧原型驗證與早期軟件啟動,實現(xiàn)RTL-to-bitfile一周級交付??稍谕挥布舷纫苑抡婕壘龋╖eBu)調(diào)試,再切換至原型級速度(HAPS)運行,真正做到“左移”驗證。

在應(yīng)用方面,阿里達(dá)摩院玄鐵C930高性能旗艦處理器在HAPS-200上完成業(yè)界首發(fā),80 MHz主頻下5天內(nèi)完成OS、SPEC、AI及KVM虛擬化全套軟件啟動,驗證效率較傳統(tǒng)仿真提升1000倍。另外,國內(nèi)某RISC-V HPC SoC集成多核一致性mesh、DDR5-5600、PCIe Gen5及多die互聯(lián),在2×HAPS-200系統(tǒng)上以75 MHz主頻、16 M bus時鐘完成功能、指令、應(yīng)用、Linux回歸及benchmark壓測,得分與最終硅片一致。

在活動現(xiàn)場,幾位嘉賓演示了三個技術(shù)Demo:

新思科技HAPS-200超高性能原型驗證平臺,助力達(dá)摩院C930下一代高性能處理器核心的業(yè)界首發(fā)

新思科技RISC-V 隨機測試生成器STING x HAV硬件加速驗證平臺, 強強聯(lián)手加速開芯研究院昆明湖多核驗證

新思科技HAPS原型平臺加速FuSa驗證,助力車規(guī)級RISC-V核心開發(fā)

面向RISC-V Soc的ZeBu協(xié)議驗證解決方案

▲ 郭洪志,新思科技資深應(yīng)用工程經(jīng)理

隨著基于RISC-V架構(gòu)的SoC正日益廣泛地應(yīng)用于物聯(lián)網(wǎng)/AI/HPC/數(shù)據(jù)中心領(lǐng)域,其協(xié)議驗證面臨著巨大挑戰(zhàn)。在用戶方面,協(xié)議解決方案的啟動和問題調(diào)試、系統(tǒng)級測試與調(diào)試、性能測量與真實設(shè)備的合規(guī)性測試都是難以回避的痛點。

針對以上用戶開發(fā)RISC-V架構(gòu)的痛點,新思科技推出了基于ZeBu平臺的Xtor/MM/VSA/SA解決方案。該方案的優(yōu)勢在于集成了行業(yè)最廣泛的虛擬協(xié)議設(shè)備組合,還擁有行業(yè)最可靠的ZeBu硬件上的最快虛擬解決方案,可用于HPC、AI、IoT、圖形和數(shù)據(jù)中心設(shè)計的端到測試以及硬件和全棧軟件/驅(qū)動程序/固件驗證的預(yù)硅驗證平臺(從ZeBu上的SW到實際硅片進(jìn)行少量修改),另外方案還具備高級調(diào)試功能(全軟件/硬件可見性)加上最快周轉(zhuǎn)時間并支持保存和恢復(fù)。

在整個方案中,ZeBu Xtor是新思科技針對Emulation推出的核心驗證組件,將協(xié)議驗證效率、存儲模型智能化、系統(tǒng)協(xié)同能力深度融合,解決了復(fù)雜SoC在仿真環(huán)境中驗證的多種痛點,極大的提升驗證效率,靈活的Xtor組合也為場景驗證提供有力支撐,成為5G、AI芯片、汽車電子等高性能SoC驗證的高效方案。

另外,VSA(Virtual System Adapter)是業(yè)界首個5G O-RAN虛擬驗證解決方案,適用于ZeBu早期軟件驗證的靈活虛擬解決方案,其具有高性能靈活架構(gòu),擁有最全面的虛擬解決方案組合,支持面向下一代CXL、PCle、以太網(wǎng)、USB、UFS等主機和設(shè)備的解決方案,以及5G測試。另外,該方案還在保持“后硅連續(xù)性”的同時向左轉(zhuǎn)移,在硅前和硅后階段之間能夠重復(fù)使用腳本、配置、軟件負(fù)載、測試臺和測試用例。

SA(Speed Adaptors)方案則主要是將DUT連接到現(xiàn)實世界,與現(xiàn)實世界進(jìn)行高保真驗證,它可以支持30多種協(xié)議,包括CXL2.0、PCle Gen6、以太網(wǎng)800G、USB3.1和各種調(diào)試器接口等。另外,SA方案還可以保證從ZeBu仿真到HAPS原型設(shè)計的連續(xù)性,使在ZeBu或HAPS上以較低速度運行的設(shè)計能夠與現(xiàn)實世界中的設(shè)備和測試器連接。目前,采用新思科技SA方案的的客戶已交付200多個系統(tǒng),總計30多個WW客戶。

RISC-V內(nèi)核形式驗證方案

▲ 李霈霈,新思科技資深應(yīng)用工程師

隨著SoC 設(shè)計的復(fù)雜性快速提升,傳統(tǒng)的基于激勵驅(qū)動方法的仿真驗證已無法滿足設(shè)計者的要求,業(yè)內(nèi)迫切需要一種能夠加速驗證和調(diào)試,縮短總進(jìn)度周期,提高可預(yù)測性的驗證方法?;跇I(yè)界的迫切需求,新思科技推出的新一代形式化驗證解決方案VC Formal,它利用數(shù)學(xué)的方法進(jìn)行一個窮舉式證明方法,擁有出色的容量、速度和靈活性,可驗證某些最艱巨的SoC設(shè)計挑戰(zhàn),比如關(guān)鍵模塊bug-free驗證。,VC Formal結(jié)合統(tǒng)一的VCS編譯、Verdi調(diào)試幫助用戶減少遷移投入,快速調(diào)試遇到的問題。Formal解決方案能夠始終如一地提供更高的性能和容量,發(fā)現(xiàn)更多缺陷,針對更大型設(shè)計提供更多信心,并通過與VCS功能驗證解決方案的本地集成實現(xiàn)更快的覆蓋收斂。

VC Formal解決方案包括10+APP:屬性驗證(FPV)、自動提取屬性(AEP)、覆蓋分析器(FCA)、連接性檢查(CC)、時序等效性檢查(SEQ)、寄存器驗證(FRV)、形式化Testbench分析器(FTA)、形式導(dǎo)航器(NAV)以及用于驗證標(biāo)準(zhǔn)總線協(xié)議的一組斷言IP(AIP)等等。

在RISC-V內(nèi)核的驗證中,所有能夠通過SVA的方式描述出來的控制邏輯,我們都可以通過FPV(屬性斷言驗證)來做檢查。針對運算邏輯,DPV(數(shù)據(jù)通路驗證)主要提供C算子和RTL的等價性檢查。SEQ(等價性檢查)可以保證RTL階段引入門控時鐘前后,兩份RTL的功能一致性。FSV(安全檢查),可以保證安全數(shù)據(jù)不會發(fā)生傳播泄漏,數(shù)據(jù)篡改。

另外,ISA的合規(guī)性完備測試,VC Formal RISC-V AIP還可以用在ISA驗證中。RISC-VRISC-VRISC-V它可以形式化測試所有可能的RISC-V指令場景,減少調(diào)試周轉(zhuǎn)時間,其驗證指令執(zhí)行控制和基本ISA數(shù)據(jù)路徑,并可用于多種配置和內(nèi)核。

虛擬原型驅(qū)動下的RISC-V軟件開發(fā)、優(yōu)化和測試

▲ 王倩,新思科技資深應(yīng)用工程師

隨著應(yīng)用場景不斷的加速創(chuàng)新及與SoC匹配的整個系統(tǒng)架構(gòu)的復(fù)雜性大幅增加,虛擬原型技術(shù)現(xiàn)已逐漸取代物理原型技術(shù),成為幫助開發(fā)者們應(yīng)對軟件挑戰(zhàn)的重要工具。

虛擬原型由SoC的抽象軟件仿真模型與硬件系統(tǒng)組成,開發(fā)者可以用等效的軟件模型代替硬件,從而更早地進(jìn)行軟件開發(fā)。本質(zhì)上,虛擬原型是能夠執(zhí)行嵌入式軟件代碼的完整系統(tǒng)的全功能軟件模型,一個完整的虛擬原型包含快速指令集和外設(shè)模型,可執(zhí)行與最終產(chǎn)品系統(tǒng)中相同的代碼。

新思科技開發(fā)的虛擬原型技術(shù)Virtualizer 工具包(也稱為VDKs),是一種使用虛擬原型作為目標(biāo)軟件開發(fā)的工具包,VDKs是執(zhí)行目標(biāo)代碼的系統(tǒng)的全功能模型。其具有早期可用性、高性能(50-100MHz,Linux在30秒內(nèi)啟動)、可擴(kuò)展的部署、高生產(chǎn)率(可觀察,控制和重復(fù)性,故障注入支持,可腳本化)特點。

隨著Imperas于2023年12月被新思科技收購,其適用于RISC-V的ImperasFPM(快速處理器模型)也融入到了新思在RISC-V架構(gòu)上的虛擬原型技術(shù)中,其所有型號在Virtualizer中都以TLM庫的形式原生提供,而RISC-V TLM庫已完全驗證并集成到Virtualizer中。如使用參考設(shè)計的預(yù)集成RISC-V模型,可以立即開始開發(fā);通過新思科技服務(wù)為定制RISC-V內(nèi)核開發(fā)ImperasFPM的能力;模型可與Virtualizer的全套工具一起使用,包括調(diào)試和分析。

另外,Virtualizer/VDK還可以與HAPS/ZeBu/EPx共用,形成混合仿真技術(shù),從而為軟件開發(fā)人員提供早期、快速的軟件開發(fā)平臺。

除此之外新思科技的Platform Architect還提供cycle 精確的虛擬原型,在RISC-V的開發(fā)應(yīng)用中,幫助極大的降低架構(gòu)決策風(fēng)險 ,并進(jìn)行早期架構(gòu)分析和優(yōu)化。

將RISC-V規(guī)范統(tǒng)一為單一權(quán)威來源

▲ Afonso Oliveira,新思科技資深應(yīng)用工程師

RISC-V生態(tài)系統(tǒng)依賴于多個相互獨立的規(guī)范,然而隨著獨立規(guī)范的增加,由此引發(fā)的規(guī)范風(fēng)險也逐漸暴露出來,即RISC-V通常包含大量規(guī)范要求和各類文檔需要檢索,而要從這海量的信息中篩選出關(guān)鍵要素是極其困難的。比如2015年RISC-V僅有5個擴(kuò)展,2025年已超200個,其中ISA手冊、匯編手冊、偽指令、Sail語義等文檔分散在40-50份PDF中,格式為AsciiDoc,無法被工具直接消費,導(dǎo)致驗證、擴(kuò)展、文檔生成全部靠人工,效率低且易出錯。

因此,新思科技推出 RISC-V Unified Database(UDB),以“單一可信源+機器可讀”理念,徹底解決當(dāng)前規(guī)范碎片化、文檔龐雜、驗證困難的痛點。其目標(biāo)集中在文件(ISA手冊、程序員參考手冊)、認(rèn)證(結(jié)構(gòu)測試、編碼驗證、體系結(jié)構(gòu)參數(shù))、工具(編譯器、調(diào)試器、國際空間站、技術(shù)參考手冊)三個領(lǐng)域。

目前,UDB已經(jīng)取得很好的進(jìn)展:RISC-V認(rèn)證與指導(dǎo)委員會(SIG)正在利用統(tǒng)一數(shù)據(jù)庫(UDB)生成認(rèn)證文檔,而測試套件則更可能采用分布式數(shù)據(jù)庫(DB);高通創(chuàng)建了Xqci,一個只能通過UDB獲得的擴(kuò)展;新思科技正在使用UDB生成ARC-V PRM;替換RISC-V操作碼。

▲ 滑動查看活動現(xiàn)場圖

全棧賦能,共塑RISC-V新時代

本次“2025新思科技RISC-V科技日”論壇活動通過對RISC-V六大議題的深度探討,全面展示了新思科技在RISC-V架構(gòu)探索、處理器驗證、系統(tǒng)加速、安全擴(kuò)展及生態(tài)標(biāo)準(zhǔn)化等領(lǐng)域的創(chuàng)新成果。從ASIP Designer的靈活擴(kuò)展到ARC-V IP的差異化設(shè)計,從HAPS-200硬件驗證平臺的性能突破到ZeBu協(xié)議驗證與VC Formal形式化驗證的高效協(xié)同,新思科技以覆蓋“芯片到系統(tǒng)”的全棧解決方案,為RISC-V產(chǎn)業(yè)落地提供了堅實支撐。未來,新思將持續(xù)推動RISC-V技術(shù)標(biāo)準(zhǔn)化與工具鏈整合,攜手全球開發(fā)者加速RISC-V的創(chuàng)新發(fā)展與生態(tài)繁榮。

責(zé)編: 集小微
來源:新思科技 #新思科技# #RISC-V#
THE END
關(guān)閉
加載

PDF 加載中...