南科大陳全課題組在高性能電路仿真和芯片功率建模方向取得突破性研究進展

作者：集小微 4小時前

來源：南方科技大學(xué)深港微電子學(xué)院 #南科大# #深港微# #EDA#

1593

近日，南方科技大學(xué)深港微電子學(xué)院陳全課題組在高性能電路仿真和芯片功率建模方向取得突破性研究進展，相關(guān)成果被國際電子設(shè)計自動化領(lǐng)域頂級會議ICCAD2025（International Conference on Computer-Aided Design）錄用。相關(guān)工作得到國自然面上項目以及深圳市基礎(chǔ)研究重點項目支持。

國際計算機輔助設(shè)計會議（ICCAD）是EDA領(lǐng)域水平最高的國際會議之一，由IEEE和ACM聯(lián)合主辦，創(chuàng)辦于1982年，是中國計算機學(xué)會（CCF）推薦的計算機體系結(jié)構(gòu)與高性能計算方向頂級國際學(xué)術(shù)會議。作為該領(lǐng)域歷史最悠久、影響力最大的會議之一，ICCAD每年吸引全球眾多高校、研究機構(gòu)與工業(yè)界的頂尖研究者投稿與參會，具有極高的學(xué)術(shù)聲譽和行業(yè)認(rèn)可度。會議2025年文章投稿量逾千篇，接收率僅為24.7%。ICCAD2025將于2025年10月在德國慕尼黑舉行。

論文1：高性能非線性電路仿真

在電路仿真領(lǐng)域，課題組提出了一種高性能、適用于通用非線性電路的瞬態(tài)仿真框架，論文題為“EI-TR: A Versatile Exponential Integrator Framework for Transient Analysis of Generic Nonlinear Circuits” 由2023級碩士研究生周航為第一作者，通訊作者為陳全副教授，南方科技大學(xué)為唯一完成單位。

瞬態(tài)仿真作為電子設(shè)計自動化（EDA）工具中的核心技術(shù)，在先進工藝節(jié)點下，大規(guī)模電路仿真的計算開銷已成為設(shè)計流程中的關(guān)鍵瓶頸。指數(shù)積分法因具備高精度和高性能的潛力，被認(rèn)為是下一代主流仿真方法的有力候選。但其在數(shù)值穩(wěn)定性和與非線性求解（如牛頓迭代）的集成方面仍存在技術(shù)障礙，限制了其在實際電路中的推廣應(yīng)用。

針對上述挑戰(zhàn)，該工作提出了兩項關(guān)鍵技術(shù)創(chuàng)新：隱式頻譜規(guī)范化和有理函數(shù)截斷方法。前者通過智能特征值調(diào)控機制，從源頭上解決了指數(shù)積分法在非線性系統(tǒng)中的不穩(wěn)定性問題，且?guī)缀醪辉黾宇~外開銷；后者則通過引入合理的有理函數(shù)逼近策略，顯著簡化了指數(shù)算子與非線性項的復(fù)雜耦合，有效提升了整體計算效率。實驗表明，在相同仿真精度的前提下，該方法性能相比傳統(tǒng)SPICE工具提升最高可達23倍。

本研究為指數(shù)積分法在商用EDA工具中的落地提供了可行路徑，為通用非線性電路的高效瞬態(tài)分析奠定了堅實基礎(chǔ)，受到審稿人的高度評價。

圖1. 隱式頻譜規(guī)范化圖示

圖2：有理函數(shù)截斷原理圖

論文2：芯片功率建模

“MF-MOR: Multi-Fidelity Model Order Reduction for Many-Port Linear Systems in Chip Power Modeling” 論文的第一作者為深港微電子學(xué)院2024級碩士研究生盧振杰，通訊作者為陳全副教授，南方科技大學(xué)為唯一完成單位。文章提出了一種面向芯片功率模型(CPM)的多保真度模型降階方法(MF-MOR)，為3DIC/Chiplet 架構(gòu)下超大規(guī)模多端口系統(tǒng)(萬級)的建模挑戰(zhàn)提供了新的解決思路。

芯片功率模型(CPM)的抽取問題可歸結(jié)為經(jīng)典的RLC電路模型降階任務(wù)?，F(xiàn)有方法通常將芯片內(nèi)部的大規(guī)模功率分布網(wǎng)(PDN)建模為RLC網(wǎng)絡(luò)，并借助模型降階技術(shù)壓縮其復(fù)雜度，以支持芯片與封裝協(xié)同仿真。但在3DIC等新興架構(gòu)中，面對期望單die級別的模型抽取，傳統(tǒng)的投影式模型降階方法難以應(yīng)對成千上萬個端口的系統(tǒng)，不僅性能低下，且存在精度不穩(wěn)定的問題。此外，降階模型的規(guī)模隨端口數(shù)線性增長，也嚴(yán)重制約了其在現(xiàn)代IC設(shè)計流程中的應(yīng)用。

針對上述挑戰(zhàn)，該工作提出了一種新型多保真度模型降階方法MF-MOR。該方法首先通過端口壓縮技術(shù)減少電路端口數(shù)量，然后對縮減后的電路模型進行初步降階，得到一個粗略的低保真模型，并通過仿真獲取低保真度輸出。為修正因降階與壓縮帶來的誤差，進一步在原始系統(tǒng)上選取少量代表性輸入進行高精度仿真，從而得到高保真輸出。這兩種數(shù)據(jù)共同用于訓(xùn)練一個補償網(wǎng)絡(luò)，該網(wǎng)絡(luò)可以學(xué)習(xí)低保真度和高保真度響應(yīng)之間的差異和相關(guān)性。在部署過程中，低保真模型和補償網(wǎng)絡(luò)成對使用，其中低保真模型進行仿真，其輸出由補償網(wǎng)絡(luò)校正。數(shù)值結(jié)果表明，MF-MOR有效地處理了具有數(shù)百萬個節(jié)點和數(shù)千個端口的PDN，與傳統(tǒng)模型降階方法相比，速度提高了27.74倍，降階模型大小減小了47.78倍，精度相當(dāng)或有所提高。還具有良好的輸入的泛化能力。