2025年5月24日至27日, 新思科技受邀參與深圳大學(xué)電子與信息工程學(xué)院、IEEE電路與系統(tǒng)深圳分會(huì)聯(lián)合舉辦的“數(shù)字集成電路中后端設(shè)計(jì)流程與EDA工具實(shí)戰(zhàn)培訓(xùn)”。本次培訓(xùn)面向40余名集成電路工程專業(yè)研究生，由新思科技資深工程師團(tuán)隊(duì)全程授課，通過(guò)系統(tǒng)化課程設(shè)計(jì)為學(xué)子打通從理論到產(chǎn)業(yè)實(shí)踐的進(jìn)階通道。

在人工智能(AI)時(shí)代，數(shù)字芯片和邏輯芯片的設(shè)計(jì)與實(shí)現(xiàn)顯得尤為重要。與單片機(jī)嵌入式系統(tǒng)和FPGA的開(kāi)發(fā)流程不同，數(shù)字集成電路的中后端設(shè)計(jì)（從邏輯網(wǎng)表到版圖生成、物理驗(yàn)證及簽核）對(duì)專業(yè)性和技術(shù)復(fù)雜度的要求極高。這一階段涉及邏輯綜合后的物理實(shí)現(xiàn)、時(shí)鐘樹(shù)綜合、布線、時(shí)序分析、功耗分析、物理驗(yàn)證等關(guān)鍵步驟，需要開(kāi)發(fā)者熟練運(yùn)用一系列先進(jìn)的EDA工具軟件，以確保芯片的可靠性、功能性和性能達(dá)到設(shè)計(jì)要求。

此次實(shí)戰(zhàn)培訓(xùn)旨在為未來(lái)開(kāi)發(fā)者提供一個(gè)系統(tǒng)學(xué)習(xí)和深度實(shí)踐數(shù)字集成電路中后端設(shè)計(jì)流程及其核心EDA工具的機(jī)會(huì)，幫助他們?cè)谖磥?lái)的學(xué)術(shù)和職業(yè)生涯中打下堅(jiān)實(shí)基礎(chǔ)，更好地應(yīng)對(duì)技術(shù)挑戰(zhàn)。

培訓(xùn)采用“理論+實(shí)踐”的強(qiáng)化模式。新思科技的資深工程師們?yōu)閷W(xué)生們帶來(lái)了關(guān)于數(shù)字集成電路中后端設(shè)計(jì)流程的全面講解。內(nèi)容系統(tǒng)覆蓋了從邏輯網(wǎng)表輸入、物理實(shí)現(xiàn)（布局規(guī)劃、布局、時(shí)鐘樹(shù)綜合、布線）、時(shí)序/功耗分析（Signoff）到物理驗(yàn)證（DRC/LVS）等核心環(huán)節(jié)，并著重介紹了新思科技Fusion Compiler（物理實(shí)現(xiàn)）和PrimeTime（簽核級(jí)靜態(tài)時(shí)序分析）兩大核心工具在流程中的關(guān)鍵作用和應(yīng)用技巧。

工程師們?cè)诶碚撝v解中系統(tǒng)梳理了數(shù)字集成電路設(shè)計(jì)全流程，并聚焦于中后端部分，深入闡釋了硬件描述語(yǔ)言(HDL)綜合后得到的邏輯網(wǎng)表如何作為中后端設(shè)計(jì)的起點(diǎn)，并詳細(xì)拆解了使用Fusion Compiler進(jìn)行物理實(shí)現(xiàn)（包括布局規(guī)劃、標(biāo)準(zhǔn)單元布局、時(shí)鐘樹(shù)綜合、全局與詳細(xì)布線）以及使用PrimeTime進(jìn)行簽核級(jí)時(shí)序分析、功耗分析的關(guān)鍵步驟、挑戰(zhàn)與最佳實(shí)踐。

工程師們特別強(qiáng)調(diào)了集成電路設(shè)計(jì)專業(yè)工具如Fusion Compiler和PrimeTime在整個(gè)中后端設(shè)計(jì)流程中的核心樞紐作用。這些工具貫穿了從網(wǎng)表到GDSII的物理實(shí)現(xiàn)、優(yōu)化與驗(yàn)證全過(guò)程，并結(jié)合具體案例，分享了在真實(shí)項(xiàng)目中使用Fusion Compiler實(shí)現(xiàn)高質(zhì)量布局布線、優(yōu)化功耗和面積，以及運(yùn)用PrimeTime進(jìn)行精準(zhǔn)時(shí)序簽核、功耗分析和ECO（工程變更命令）流程的經(jīng)驗(yàn)與技巧，強(qiáng)調(diào)了精通這些工具對(duì)大幅縮短設(shè)計(jì)周期、提升設(shè)計(jì)一次成功率（First-Pass Success）的重要性。

此外，工程師們?cè)诶碚撜n和實(shí)操指導(dǎo)中還重點(diǎn)講解了數(shù)字集成電路中后端設(shè)計(jì)中涉及的可靠性（如電遷移、IR Drop分析）、功能性（通過(guò)形式驗(yàn)證等價(jià)性檢查確保網(wǎng)表一致性）和性能（通過(guò)PrimeTime進(jìn)行嚴(yán)格的建立/保持時(shí)間、時(shí)鐘偏斜等時(shí)序簽核）驗(yàn)證環(huán)節(jié)。他們指出，這些環(huán)節(jié)是確保芯片設(shè)計(jì)成功流片的關(guān)鍵，尤其是在AI和高性能計(jì)算領(lǐng)域，芯片的可靠性、功耗和性能指標(biāo)直接影響到最終產(chǎn)品的市場(chǎng)競(jìng)爭(zhēng)力。

上機(jī)實(shí)操環(huán)節(jié)，在工程師的現(xiàn)場(chǎng)指導(dǎo)下，學(xué)生們分組動(dòng)手實(shí)踐，利用Fusion Compiler和PrimeTime工具鏈，在真實(shí)的工業(yè)級(jí)設(shè)計(jì)環(huán)境和示例項(xiàng)目上，演練了所學(xué)的物理實(shí)現(xiàn)流程、時(shí)序分析、功耗優(yōu)化等關(guān)鍵技術(shù)。工程師們深入探討了學(xué)生們?cè)趯?shí)操中遇到的數(shù)字集成電路中后端設(shè)計(jì)常見(jiàn)挑戰(zhàn)，并提供了即時(shí)的解決方案和優(yōu)化建議。特別是在AI和高性能計(jì)算領(lǐng)域，芯片設(shè)計(jì)的復(fù)雜性和性能要求越來(lái)越高，工程師們結(jié)合實(shí)例分享了應(yīng)對(duì)這些挑戰(zhàn)的策略。

培訓(xùn)結(jié)業(yè)儀式上，為所有順利完成培訓(xùn)的學(xué)生頒發(fā)了結(jié)業(yè)證書(shū)，并評(píng)選出表現(xiàn)優(yōu)異的學(xué)員授予“優(yōu)秀學(xué)員”證書(shū)。最后，全體參與培訓(xùn)的師生與新思科技工程師團(tuán)隊(duì)合影留念，為此次充實(shí)的培訓(xùn)畫(huà)上圓滿句號(hào)。

培訓(xùn)過(guò)程中，同學(xué)們展現(xiàn)出極高的學(xué)習(xí)熱情。就Fusion Compiler和PrimeTime的具體操作、中后端設(shè)計(jì)中的常見(jiàn)難點(diǎn)（如時(shí)序收斂、功耗優(yōu)化、物理規(guī)則違例修復(fù)）以及未來(lái)EDA工具和設(shè)計(jì)方法學(xué)的發(fā)展趨勢(shì)向工程師們積極提問(wèn)。工程師們耐心細(xì)致地解答了每一個(gè)問(wèn)題，并鼓勵(lì)同學(xué)們?cè)诤罄m(xù)的課程設(shè)計(jì)和項(xiàng)目中多動(dòng)手實(shí)踐，深入鉆研工具，積累寶貴的項(xiàng)目經(jīng)驗(yàn)。許多同學(xué)表示，通過(guò)此次系統(tǒng)性的實(shí)戰(zhàn)培訓(xùn)，他們對(duì)數(shù)字集成電路中后端設(shè)計(jì)的全貌有了清晰的認(rèn)識(shí)，特別是對(duì)Fusion Compiler和PrimeTime等工業(yè)級(jí)核心EDA工具的實(shí)際應(yīng)用能力得到了顯著提升。

本次“數(shù)字集成電路中后端設(shè)計(jì)流程與EDA工具”實(shí)戰(zhàn)培訓(xùn)的成功舉辦，是新思科技強(qiáng)化產(chǎn)學(xué)研生態(tài)聯(lián)動(dòng)，與高校深化合作的一次典范實(shí)踐，為未來(lái)開(kāi)發(fā)者構(gòu)建直面產(chǎn)業(yè)需求的實(shí)戰(zhàn)能力矩陣，為培養(yǎng)未來(lái)集成電路領(lǐng)軍人才奠定堅(jiān)實(shí)基礎(chǔ)。新思科技一直致力于加速萬(wàn)物智能時(shí)代的到來(lái)，為全球創(chuàng)新提供值得信賴的、從芯片到系統(tǒng)的全面設(shè)計(jì)解決方案，涵蓋電子設(shè)計(jì)自動(dòng)化（EDA）、半導(dǎo)體IP 以及系統(tǒng)和芯片驗(yàn)證。新思科技將繼續(xù)探索產(chǎn)教融合新路徑，為創(chuàng)新提供源動(dòng)力，讓明天更有新思。