近日，奇捷科技正式宣布向用戶開放其EDA領(lǐng)域邏輯功能變更(Functional ECO)工具的免費試用與評估服務(wù)，以應(yīng)對美國商務(wù)部工業(yè)和安全局(BIS)對全球EDA三巨頭實施的對華斷供政策。

面對外部環(huán)境的不確定性，芯片設(shè)計企業(yè)亟需解決如何在技術(shù)封鎖與波動中維持研發(fā)節(jié)奏的問題。奇捷科技作為EDA領(lǐng)域邏輯功能變更技術(shù)的引領(lǐng)者，推出的EasylogicECO工具旨在解決芯片設(shè)計后期遇到意料之外的邏輯功能變更需求時的困境。傳統(tǒng)上，工程師面臨兩難選擇：要么重新設(shè)計導(dǎo)致項目進度大幅延遲，成本大增；要么采用傳統(tǒng)手工修補，效率低下且易引入新風(fēng)險。

奇捷科技強調(diào)，其EasylogicECO工具具有三大核心優(yōu)勢：更小化邏輯改動、顯著縮短設(shè)計周期以及與現(xiàn)有設(shè)計流程無縫集成。據(jù)介紹，通過核心算法的持續(xù)迭代，該工具在部分實際項目中的Patch Size僅為國際競品的幾十分之一，意味著在進行設(shè)計變更時能夠以更小的邏輯改動實現(xiàn)同樣的功能，大大減少對原有設(shè)計的影響。

此次開放免費試用的產(chǎn)品包括三款工具：EasylogicECO Function支持大規(guī)模ASIC設(shè)計，可在較短項目周期內(nèi)獲得最小、最優(yōu)的補丁邏輯，將周期從幾個月縮短到僅幾天；EasylogicECO ScanChain支持對掃描鏈進行靈活操作，避免因功能邏輯變更導(dǎo)致的DFT邏輯錯誤；EasylogicECO Metal支持對投片后的ASIC設(shè)計通過僅改變金屬連線的方式進行ECO。