南方科技大學(xué)呼喚課題組在模擬與混合信號集成電路設(shè)計領(lǐng)域取得多項重要成果

作者：集小微 05-30 19:10

來源：南方科技大學(xué) #物聯(lián)網(wǎng)# #芯片設(shè)計# #南方科技大學(xué)#

3353

近日南方科技大學(xué)深港微電子學(xué)院呼喚助理教授課題組在應(yīng)用于物聯(lián)網(wǎng)、可穿戴系統(tǒng)、下一代生物醫(yī)療等多個關(guān)鍵領(lǐng)域的模擬與混合信號集成電路設(shè)計取得多項重要成果。

論文1: 在應(yīng)用于物聯(lián)網(wǎng)超低壓下的能量自給電路領(lǐng)域取得重要進展，相關(guān)成果以論文“A Robust Near-Zero Power Wakeup Timer With a Hybrid Reconfigurable FLL Directly Powered by Uncertain Harvested Voltage Down to 0.3V”[1]被國際頂級學(xué)術(shù)會議——2024年歐洲固態(tài)電子研究會議（European Solid-State Electronics Research Conference, ESSERC 2024）接收。呼喚助理教授課題組2022級碩士研究生朱宇桐為第一作者，呼喚助理教授為論文的通訊作者，南方科技大學(xué)為論文的第一單位。該成果得到了國家自然科學(xué)基金、廣東省基礎(chǔ)與應(yīng)用基礎(chǔ)研究基金等項目的支持。

目前，物聯(lián)網(wǎng)芯片通常需要進行傳感器感知、數(shù)據(jù)處理與傳輸，而其毫米級的系統(tǒng)體積嚴(yán)重地限制了電池容量，促使相關(guān)芯片設(shè)計必須考慮系統(tǒng)功耗并達到高能效運作。超低功耗物聯(lián)網(wǎng)芯片中的絕大多數(shù)模塊在大部分時間都處于空閑模式以節(jié)省電量。系統(tǒng)的數(shù)據(jù)處理與傳輸模塊會根據(jù)既定的時鐘而被周期性喚醒，因此為了降低功耗并延長系統(tǒng)的生命周期，需要大幅降低喚醒時鐘的功耗。傳統(tǒng)的喚醒電路通常采用基于晶體振蕩器的實時時鐘，然而晶振的物理尺寸嚴(yán)重限制了其在毫米級系統(tǒng)中的應(yīng)用。盡管近年來國內(nèi)外學(xué)術(shù)及產(chǎn)業(yè)界針對片上全集成喚醒時鐘方面的研究已經(jīng)取得了令人矚目的進展，然而在超低壓下的能量自給電路仍然有很多難點需要攻克。

本設(shè)計通過數(shù)?；旌霞軜?gòu)解決了超低壓下VCO頻率范圍偏移較大的問題，并使其在溫度及電壓變化時穩(wěn)定輸出頻率，在模擬及數(shù)字回路中通過可重構(gòu)電壓檢測電路，實現(xiàn)了VCO積分器和邊緣追蹤比較器的電路復(fù)用，如圖1所示。本設(shè)計解決了超低壓下增益不足的問題，并通過電路復(fù)用減小面積，數(shù)字回路的引入使不同電壓下VCO均具有穩(wěn)定的增益。圖2展示了近年來國內(nèi)外先進時鐘架構(gòu)的性能指標(biāo)表現(xiàn)，本設(shè)計在超低壓下達到了接近片外石英晶振的表現(xiàn)。圖3為芯片電鏡及電路測試PCB圖，實測了僅由外部能量采集系統(tǒng)供電時芯片的工作狀態(tài).該設(shè)計可以完全由片外能量采集系統(tǒng)供電，實現(xiàn)了全集成化及無電池化。電路測試了由LDO供電時的溫度系數(shù)及電壓系數(shù)，如圖4所示，這表明時鐘芯片具有較高的魯棒性。

圖1：數(shù)?；旌蠁拘褧r鐘架構(gòu)（左）及可重構(gòu)電壓檢測電路結(jié)構(gòu)（右）

圖2：近幾年國內(nèi)外先進時鐘架構(gòu)性能表現(xiàn)

圖3：時鐘芯片電鏡照片，TSMC65nm工藝（左）及測試PCB（右）

圖4：（a）27°C時頻率隨供電電壓的變化（b）0.3V時頻率隨溫度的變化

2024年11月18日到21日，IEEE亞洲固態(tài)電路會議(IEEE Asian Solid-State Circuits Conference, A-SSCC)在日本廣島市舉行。A-SSCC是芯片設(shè)計領(lǐng)域的國際頂級會議之一，旨在展示固態(tài)和半導(dǎo)體領(lǐng)域最新、最先進的芯片和電路設(shè)計技術(shù)。近年來，亞洲各國已成為集成電路設(shè)計、制造和應(yīng)用成長幅度最大的區(qū)域。在此背景下，兼具學(xué)術(shù)與產(chǎn)業(yè)影響力的A-SSCC已成為全球芯片設(shè)計領(lǐng)域的重要國際會議。此次會議收到343篇投稿，僅錄稿125篇高質(zhì)量論文。呼喚助理教授課題組的兩篇論文 “A 1.92nJ/Conv Pulse-Width Locked-Loop Time Domain Readout IC with VCO-Integrator and Pipeline TDC for Wheatstone Bridge Wearable Strain Sensing System”[2]和“An Energy-Efficient Composite Phase Shift 16-QAM Frequency Multiplying TX Achieving a 3.4% EVM in 65nm CMOS”[3]入選了此次會議，論文2的第一作者為南科大2019級本科生，哥倫比亞大學(xué)碩士徐思遠，論文3的第一作者為南科大2022級碩士研究生羅凱源。呼喚助理教授為兩篇論文的通訊作者，南方科技大學(xué)為第一單位。該研究工作得到了國家自然科學(xué)基金、廣東省基礎(chǔ)與應(yīng)用基礎(chǔ)研究基金等項目的支持。

論文2: 近年來，柔性可穿戴應(yīng)力傳感器在多個領(lǐng)域有著很大的潛在應(yīng)用價值。該工作提出了一款新型可穿戴應(yīng)力傳感讀取系統(tǒng)，基于葉懷宇副教授課題組楊薈茹博士制備的激光誘導(dǎo)石墨烯（laser-induced graphene，LIG）高性能應(yīng)力傳感器，設(shè)計了一款超低功時域讀取電路。該電路提出了一個基于VCO積分器的時域惠斯通電橋架構(gòu)，相對于傳統(tǒng)的電壓域惠斯通電橋有著多方面性能的提升。該論文還設(shè)計了一款基于延遲比例（Delay Ratio）的Pipeline TDC，以達到更高的能效和更小的面積。該芯片采用65nm CMOS工藝流片，經(jīng)過測試該電路實現(xiàn)了很高的線性度（R2>0.99992）,僅消耗4.8μW功耗并達到了1.92nJ/conv的能耗效率。

圖5：徐思遠在會議現(xiàn)場做報告

圖6：提出的傳感器讀取系統(tǒng)

圖7：應(yīng)力傳感系統(tǒng)測試圖

圖8：芯片照片

論文3: 下一代生物醫(yī)療、可植入人體等物聯(lián)網(wǎng)設(shè)備高度集成化。發(fā)射機又往往主導(dǎo)著整個物聯(lián)網(wǎng)設(shè)備的功率開銷，因此低功耗，高能效，成為了整個發(fā)射芯片的重大挑戰(zhàn)。同時部分應(yīng)用場景如腦機接口，實時圖像傳輸往往對發(fā)射速率提出了更高的需求，相比于低階調(diào)制系統(tǒng)(OOK/FSK/ASK)，QAM等高階調(diào)制發(fā)射機通?？梢詫崿F(xiàn)數(shù)十Mbps的發(fā)射速率和更高的頻譜效率。該工作提出了一款基于復(fù)合相移法的16QAM超低功耗倍頻發(fā)射機電路。該電路基于復(fù)合相移法設(shè)計了一款QPSK信號合并的16QAM倍頻發(fā)射機架構(gòu)，相對于傳統(tǒng)的I/Q正交調(diào)制的QAM發(fā)射系統(tǒng)，其EVM和能效比等方面性能表現(xiàn)優(yōu)越。該芯片采用了65nm CMOS工藝流片，經(jīng)過測試，該電路實現(xiàn)了優(yōu)越的3.4%的EVM性能，且僅消耗了659μW功耗達到了26.3pJ/bit的能量效率，同時芯片有源面積僅占0.016mm2。