JEDEC（固態(tài)技術(shù)協(xié)會）近期發(fā)布了JESD270-4 HMB4高速存儲器標(biāo)準(zhǔn)，這是一項新的內(nèi)存標(biāo)準(zhǔn)，旨在滿足人工智能（AI）工作負(fù)載、高性能計算（HPC）和高級數(shù)據(jù)中心環(huán)境快速增長的需求。隨著數(shù)據(jù)密集型應(yīng)用的不斷發(fā)展，新標(biāo)準(zhǔn)引入了架構(gòu)變更和接口升級，旨在提升內(nèi)存帶寬、容量和效率。

HBM4延續(xù)了HBM系列標(biāo)志性的垂直堆疊DRAM芯片設(shè)計，但在其前代HBM3的基礎(chǔ)上進行了一系列改進，在帶寬、效率和設(shè)計靈活性方面均有顯著提升。HBM4的其中一個關(guān)鍵升級是每個堆棧的獨立通道數(shù)量翻倍，將通道數(shù)從16個增至32個，從而提升性能。HBM4為AI芯片帶來了更高的帶寬和更大容量的DRAM存儲器芯片堆棧。

HBM4通過2048bit接口提供高達8Gb/s的傳輸速度，每個通道擁有兩個偽通道，可將總帶寬提升至2TB/s。這為設(shè)計人員提供了更大的靈活性和獨立的方式來訪問4層、8層、12層和16層DRAM芯片堆棧。這些芯片的密度可達24Gbit或32Gbit，從而提供64GB的更高立方體密度。

在能效方面，HBM4規(guī)范引入了對一系列供應(yīng)商特定電壓電平的支持，包括0.7V、0.75V、0.8V或0.9V的VDDQ（數(shù)據(jù)輸出緩沖器電壓）選項，以及1.0V或1.05V的VDDC（供應(yīng)芯片核心電壓）選項。據(jù)稱，這些調(diào)整有助于降低功耗并提高不同系統(tǒng)需求下的能效。

HBM4還保持與現(xiàn)有HBM3控制器的兼容性，使單個控制器能夠支持任一內(nèi)存標(biāo)準(zhǔn)。這種向后兼容性簡化了采用過程，并允許更靈活的系統(tǒng)設(shè)計。

此外，HBM4還集成定向刷新管理（DRFM），可增強行錘緩解（row-hammer）能力，并支持更強大的可靠性、可用性和可維護性功能（RAS）。

HBM4的顯著架構(gòu)變化是命令總線和數(shù)據(jù)總線的分離，旨在增強并發(fā)性并降低延遲。此修改旨在提高多通道操作的性能，這在AI和HPC工作負(fù)載中非常普遍。此外，HBM4采用了全新的物理接口并改進了信號完整性，以支持更快的數(shù)據(jù)速率和更高的通道效率。

HBM4的開發(fā)凝聚了包括三星、美光和SK海力士在內(nèi)的主要行業(yè)參與者的通力合作，這些參與者也為該標(biāo)準(zhǔn)的制定做出了貢獻。預(yù)計這些公司將在不久的將來開始展示兼容HBM4的產(chǎn)品，三星表示計劃在2025年開始生產(chǎn)，以滿足AI芯片制造商和超大規(guī)模計算廠商日益增長的需求。

隨著AI模型和HPC應(yīng)用對計算資源的需求不斷增長，對更高帶寬和更大容量內(nèi)存的技術(shù)需求也日益增長。HBM4標(biāo)準(zhǔn)的推出旨在通過概述下一代內(nèi)存技術(shù)的規(guī)范來滿足這些需求，這些技術(shù)旨在處理與這些工作負(fù)載相關(guān)的數(shù)據(jù)吞吐量和處理挑戰(zhàn)。（校對/李梅）