4月16日，作為國內(nèi)領(lǐng)先的系統(tǒng)級(jí)驗(yàn)證EDA解決方案提供商，芯華章分別攜手飛騰信息技術(shù)、中興微電子在IC設(shè)計(jì)驗(yàn)證領(lǐng)域最具影響力的會(huì)議DVCon China進(jìn)行聯(lián)合演講，針對(duì)各個(gè)場景下驗(yàn)證中的“硬骨頭”問題，用實(shí)際案例詮釋“AI+EDA”如何重塑驗(yàn)證效率，讓大家實(shí)實(shí)在在的看見國產(chǎn)驗(yàn)證EDA技術(shù)落地的扎實(shí)與生態(tài)協(xié)同創(chuàng)新的力量。
破解復(fù)雜算子驗(yàn)證困局 從“高門檻”變“高效能”
在高性能CPU與AI芯片設(shè)計(jì)中，浮點(diǎn)運(yùn)算、矩陣乘等復(fù)雜算子的驗(yàn)證長期面臨“覆蓋不全、效率低下”的挑戰(zhàn)。傳統(tǒng)仿真方法難以窮舉海量邊界條件，而手動(dòng)形式化驗(yàn)證的高門檻讓眾多團(tuán)隊(duì)望而卻步。
芯華章與飛騰聯(lián)合攻關(guān)，將AI算法深度融入芯華章GalaxEC-HEC高階等價(jià)性驗(yàn)證工具，通過智能案例拆分與數(shù)學(xué)化證明引擎，實(shí)現(xiàn)了從算法級(jí)到RTL級(jí)的精準(zhǔn)映射——雙精度乘加算子證明時(shí)間從89小時(shí)降至11小時(shí)，單精度乘加從86小時(shí)壓縮至1小時(shí)。
這一突破在飛騰某國產(chǎn)CPU項(xiàng)目中轉(zhuǎn)化為實(shí)實(shí)在在的工程價(jià)值：在沒有增加太多人力資源的情況下，實(shí)現(xiàn)了將近9倍于項(xiàng)目1算子數(shù)量的證明。
飛騰高級(jí)IC設(shè)計(jì)工程師鄭帥克
飛騰高級(jí)IC設(shè)計(jì)工程師鄭帥克表示，“芯華章GalaxEC-HEC不僅提升了驗(yàn)證效率，更在AI的加持下實(shí)現(xiàn)了全算子‘精準(zhǔn)掃描’，它讓我們從依賴經(jīng)驗(yàn)篩選驗(yàn)證重點(diǎn)轉(zhuǎn)向數(shù)據(jù)驅(qū)動(dòng)全場景覆蓋，為國產(chǎn) CPU 的自主創(chuàng)新筑牢根基?！?/p>
LLM 讓復(fù)雜斷言生成 從“人工苦旅”走向“智能生成”
SystemVerilog 斷言（SVA）在形式屬性驗(yàn)證（FPV）中對(duì)于確保設(shè)計(jì)的正確性至關(guān)重要，但復(fù)雜時(shí)序邏輯的手工編寫耗時(shí)耗力，且容易因邊界條件遺漏導(dǎo)致驗(yàn)證漏洞。
芯華章與中興微電子瞄準(zhǔn)這一痛點(diǎn)，聯(lián)合研發(fā)基于大語言模型（LLM）的SVA生成并引入工業(yè)級(jí)創(chuàng)新評(píng)估系統(tǒng)SVAEval。該框架通過迭代式提示優(yōu)化和指標(biāo)評(píng)估，顯著提升了由大型語言模型生成的 SVA 的質(zhì)量。
在真實(shí)項(xiàng)目驗(yàn)證中，該系統(tǒng)展現(xiàn)出強(qiáng)大的場景適配能力：面對(duì)“信號(hào)變化后10 周期內(nèi)目標(biāo)信號(hào)匹配”、“異步時(shí)鐘域斷言同步”等復(fù)雜需求，可自動(dòng)生成包含臨時(shí)變量、時(shí)間窗口及跨時(shí)鐘域處理的斷言代碼，覆蓋傳統(tǒng)手動(dòng)編寫易遺漏的20%以上邊界場景。
中興微電子研發(fā)團(tuán)隊(duì)實(shí)測顯示，pass5@較基線提升59%，復(fù)雜斷言開發(fā)效率提升40%以上，原本需要3天的調(diào)試周期縮短至數(shù)小時(shí)。
中興微電子IC驗(yàn)證經(jīng)理商思航
中興微電子IC驗(yàn)證經(jīng)理商思航指出，“通過自動(dòng)化 SVA 的生成和評(píng)估，我們顯著提升了大語言模型生成SVA的質(zhì)量，大幅減少了驗(yàn)證工程師耗時(shí)耗力的SVA編寫工作。同時(shí)也讓驗(yàn)證工程師能夠?qū)⒕劢褂谠O(shè)計(jì)規(guī)范的深度分析和邊界驗(yàn)證條件挖掘，避免過多關(guān)注SVA語法自身，降低了人工成本，大大提升了驗(yàn)證效率?！?/p>
在深度融合項(xiàng)目實(shí)踐中，芯華章將技術(shù)洞察、創(chuàng)新經(jīng)驗(yàn)及技術(shù)突破進(jìn)行系統(tǒng)化沉淀。此次，芯華章分別與中興微電子、EDA國創(chuàng)中心合作發(fā)布《LLM based SVA Generation with Formal Evaluation》、《Automated SVA Generation with LLMs》，兩篇研究成果成功入選2025 DVCon China論文。
這些研究成果錨定AI驅(qū)動(dòng)驗(yàn)證技術(shù)前沿，既深入解析復(fù)雜斷言生成系統(tǒng)如何借助LLM實(shí)現(xiàn)效率突破的技術(shù)細(xì)節(jié)，也全面探討國產(chǎn)大模型在EDA領(lǐng)域規(guī)?；瘧?yīng)用的方法論，為行業(yè)貢獻(xiàn)了可復(fù)用的技術(shù)路徑與實(shí)踐參考。
協(xié)同創(chuàng)新夯實(shí)產(chǎn)業(yè)生態(tài) 把握AI機(jī)遇，共創(chuàng)差異化價(jià)值
AI的快速發(fā)展與廣泛應(yīng)用，催生了對(duì)算力、功耗優(yōu)化的多元需求。在AI算力需求爆發(fā)、存儲(chǔ)技術(shù)迭代、系統(tǒng)架構(gòu)多元化的行業(yè)趨勢下，底層芯片產(chǎn)業(yè)鏈正經(jīng)歷深度創(chuàng)新，市場也迎來了更豐富的發(fā)展機(jī)遇。對(duì)芯華章而言，AI帶來的機(jī)遇遠(yuǎn)不止于工具層面的突破，更在于與客戶建立深度協(xié)同、實(shí)現(xiàn)價(jià)值共創(chuàng)的契機(jī)。
差異化價(jià)值的創(chuàng)造，核心在于深度理解客戶需求并實(shí)現(xiàn)技術(shù)落地的精準(zhǔn)匹配。芯華章始終將客戶需求作為技術(shù)創(chuàng)新的起點(diǎn)：無論是算子驗(yàn)證時(shí)追求 “算透”，還是斷言生成時(shí)力求 “精準(zhǔn)”，亦或是通過智能優(yōu)化仿真速度、精準(zhǔn)定位調(diào)試問題，讓每一項(xiàng)技術(shù)探索始終緊貼產(chǎn)業(yè)一線痛點(diǎn)展開，讓每一次創(chuàng)新都經(jīng)過實(shí)際項(xiàng)目的打磨。
未來，芯華章將持續(xù)探索“AI+EDA”創(chuàng)新路徑，與客戶共同研發(fā)適配其技術(shù)路線的驗(yàn)證方案，為客戶提供更加高效、可靠的驗(yàn)證解決方案，實(shí)現(xiàn)從需求響應(yīng)到價(jià)值共創(chuàng)的跨越。
