天眼查顯示，北京智芯微電子科技有限公司“多芯片三維封裝結(jié)構(gòu)及封裝方法”專利公布，申請公布日為2025年2月28日，申請公布號(hào)為CN119545887A。

本發(fā)明涉及芯片封裝技術(shù)領(lǐng)域，提供一種多芯片三維封裝結(jié)構(gòu)及封裝方法。所述封裝結(jié)構(gòu)包括：多個(gè)模塑介質(zhì)層以及多個(gè)芯片組，多個(gè)芯片組分別塑封于多個(gè)模塑介質(zhì)層中，多個(gè)芯片組通過模塑介質(zhì)層中的塑封通孔實(shí)現(xiàn)互連；相鄰兩個(gè)芯片組的多個(gè)芯片倒裝于相鄰兩個(gè)模塑介質(zhì)層之間的再布線層上；相鄰兩個(gè)芯片組中至少一個(gè)芯片組包括多個(gè)具有高速率接口和低速率接口的芯片，該芯片組的多個(gè)芯片的高速率接口通過互連橋連接，相鄰兩個(gè)芯片組中各芯片的低速率接口通過相鄰兩個(gè)模塑介質(zhì)層之間的再布線層引出至塑封通孔。本發(fā)明采用互連橋并使用塑封通孔（TMV）與再布線層（RDL）相結(jié)合的封裝工藝，降低了多芯片三維封裝的技術(shù)難度和制造成本。