近日，南方科技大學(xué)王中銳副教授團(tuán)隊(duì)的5篇頂會論文被國際設(shè)計(jì)自動(dòng)化領(lǐng)域頂級會議DAC 2025錄用，南科大為第一通訊單位。DAC（設(shè)計(jì)自動(dòng)化會議，Design Automation Conference）是集成電路芯片設(shè)計(jì)與輔助工具研究領(lǐng)域的國際頂級會議，也是電子設(shè)計(jì)自動(dòng)化領(lǐng)域的CCF-A類會議，至今已有62年歷史。2025年的DAC會議將于6月22日至25日在美國加利福尼亞州舊金山的Moscone West會展中心舉行。

隨著人工智能技術(shù)的快速發(fā)展，深度神經(jīng)網(wǎng)絡(luò)（DNN）在自動(dòng)駕駛、醫(yī)療保健和金融等領(lǐng)域的應(yīng)用越來越廣泛。然而，DNN加速器的安全性和能效提升問題日益凸顯。王中銳課題組針對這兩個(gè)重要問題，主要完成了以下工作：

論文一：《Re4PUF: A Reliable, Reconfigurable ReRAM-based PUF Resilient to DNN and Side Channel Attacks》

作者信息：Ning Lin, Yi Li, Yangu He, Songqi Wang, Hegan Chen, Kwunhang Wong, Chuxin Li, Jichang Yang, Yifei Yu, Meng Xu, Yongkang Han, Rui Chen, Xiaoming Chen, Xiaoxin Xu, Jianguo Yang, Dashan Shang and Zhongrui Wang

基于憶阻器（ReRAM）的物理不可克隆函數(shù)（PUF）因其低能耗和緊湊尺寸的優(yōu)勢，已成為一種具有研究和應(yīng)用前景的硬件安全原語。然而，現(xiàn)有的基于ReRAM的PUF的可靠性會受到環(huán)境的影響，同時(shí)也面臨深度神經(jīng)網(wǎng)絡(luò)建模攻擊和側(cè)信道攻擊（SCA）的威脅。本文提出了一種新型的3T2R ReRAM可重構(gòu)PUF（見圖1），通過數(shù)字3T2R的分壓單元設(shè)計(jì)，提高了基于ReRAM的PUF可靠性。通過調(diào)節(jié)反相器的供電電壓，使PUF無需重擦寫ReRAM即可快速、低成本地實(shí)現(xiàn)重構(gòu)，從而防御DNN建模和SCA的威脅。

圖1：Re4PUF整體設(shè)計(jì)

論文二：《Guarder: A Stable and Lightweight Reconfigurable RRAM-based PIM Accelerator for DNN IP Protection》

作者信息：Ning Lin, Yi Li, Jiankun Li, Jichang Yang, Yangu He, Yukui Luo, Dashan Shang, Xiaoming Chen, Xiaojuan Qi and Zhongrui Wang

深度神經(jīng)網(wǎng)絡(luò)模型部署在基于憶阻器的存算芯片中存在模型安全問題。這是由于憶阻器的非易失性特點(diǎn)，使得斷電情況下攻擊者依然可以讀取權(quán)值。為此，我們提出軟硬件協(xié)同設(shè)計(jì)解決方案（見圖2）。硬件方面，我們利用3T2R設(shè)計(jì)的可重構(gòu)功能來實(shí)現(xiàn)模型的加密。這種可重構(gòu)使得芯片在不同的密鑰下具有不同的前向推理結(jié)果。軟件方面，我們提出一種差異化對比訓(xùn)練方法，確保在授權(quán)芯片上模型具有較高的前向推理性能，而在未授權(quán)芯片上前向推理性能很低。在圖像分類、分割以及生成任務(wù)上的大量實(shí)驗(yàn)驗(yàn)證了我們方法的有效性。我們的方法確保模型在授權(quán)芯片上幾乎沒有性能下降，而在未授權(quán)芯片上的性能降至隨機(jī)猜測或生成。

圖2：Guarder整體設(shè)計(jì)

論文三：《SeDA: Secure and Efficient DNN Accelerators with Hardware/Software Synergy》

作者信息：Wei Xuan, Zhongrui Wang, Lang Feng, Ning Lin, Zihao Xuan, Rongliang Fu, Tsung-Yi Ho, Yuzhong Jiao and Luhong Liang

近年來安全DNN加速器備受關(guān)注。該研究提出了一種硬件和軟件的協(xié)同優(yōu)化機(jī)制，實(shí)現(xiàn)了高安全性和高效率的DNN加速器設(shè)計(jì)（見圖3）。其核心創(chuàng)新包括：1）帶寬感知加密機(jī)制，采用單個(gè)AES引擎并結(jié)合密鑰擴(kuò)展模塊生成多個(gè)獨(dú)特的一次性密碼，從而在不增加硬件資源的情況下滿足高帶寬需求，防止了單元素碰撞攻擊，并降低了硬件開銷。2）多級完整性驗(yàn)證機(jī)制，引入了基于塊、層和模型的多粒度完整性驗(yàn)證，減少了安全元數(shù)據(jù)的存儲和訪問需求，通過將層或模型粒度的安全元數(shù)據(jù)存儲在加速器芯片內(nèi)，幾乎消除了對內(nèi)存的額外訪問開銷，同時(shí)防止了重新排列攻擊。3）還考慮了DNN模型中層內(nèi)和層間的數(shù)據(jù)塊對齊問題，避免了冗余的加密和解密操作，進(jìn)一步提高了性能。

圖3：SeDA整體設(shè)計(jì)

論文四：《Efficient Edge Vision Transformer Accelerator with Decoupled Chunk Attention and Hybrid Computing-In-Memory》

作者信息：Yi Li, Zijian Ye, Xiangqu Fu, Songqi Wang, Shucheng Du, Ning Lin, Dashan Shang, Jinshan Yue, Zhongrui Wang, Xiaojuan Qi, Feng Zhang and Han Wang

在DNN加速方面，該研究提出一種基于算法-硬件協(xié)同優(yōu)化的邊緣視覺Transformer加速器（見圖4），旨在解決現(xiàn)有ViT模型在邊緣設(shè)備上部署時(shí)面臨的高計(jì)算復(fù)雜度、資源消耗大以及硬件利用率低等問題。通過算法層面的解耦分塊注意力機(jī)制，采用流水線方式減少片外內(nèi)存訪問，實(shí)現(xiàn)有限片上內(nèi)存下的高效密集預(yù)測；在架構(gòu)層面，引入基于SRAM的存內(nèi)計(jì)算與非易失性RRAM存儲的混合架構(gòu)，結(jié)合融合調(diào)度策略，平衡工作負(fù)載并減少中間片上內(nèi)存訪問；在電路層面，提出雙向可重構(gòu)的CIM宏單元，提升硬件利用率。該研究為邊緣設(shè)備上的高能效、低延遲密集預(yù)測提供了創(chuàng)新解決方案，推動(dòng)ViT在自動(dòng)駕駛和監(jiān)控圖像分析等領(lǐng)域的廣泛應(yīng)用。

圖4：邊緣端ViT整體設(shè)計(jì)

論文五：《DANN: Diffractive Acoustic Neural Network for in-sensor computing system target at multi-biomarker diagnosis》

作者信息：Lewei He, Ning Lin, Binbin Cui, Xinran Zhang, Shiming Zhang and Zhongrui Wang

對于聲學(xué)系統(tǒng)的加速，該研究提出一種基于衍射聲學(xué)系統(tǒng)的模擬機(jī)器學(xué)習(xí)硬件，以及對應(yīng)的仿真方法，旨在突破傳統(tǒng)光學(xué)生物傳感在液體環(huán)境進(jìn)行即時(shí)檢測的瓶頸（見圖5）。通過將AI算法與聲學(xué)傳感器集成，系統(tǒng)直接在模擬域處理微流控生物信號，避免模數(shù)轉(zhuǎn)換延遲及馮·諾依曼瓶頸，顯著提升能效與實(shí)時(shí)性。研究聚焦于聲學(xué)組件的小型化優(yōu)化，克服光學(xué)系統(tǒng)在微流道內(nèi)難以壓縮的缺陷，為便攜式醫(yī)療設(shè)備提供高精度、低成本的即時(shí)分子檢測方案，推動(dòng)邊緣AI在床邊診斷中的應(yīng)用。

圖5：DANN系統(tǒng)整體設(shè)計(jì)