南京大學電子科學與工程學院余林蔚教授團隊在圍柵場效應晶體管（GAA-FETs）領域取得重要進展，成功開發(fā)出基于生長集成納米線溝道的高性能GAA-FET器件。這一突破性成果為未來集成電路的發(fā)展提供了全新的技術路徑，相關研究以“High-performance gate-all-around field effect transistors based on orderly arrays of catalytic Si nanowire channels”為題，發(fā)表在《納微快報》[Nano-Micro Letters 17, 154 (2025)]期刊上。文章通訊作者為余林蔚教授，第一作者為博士生廖巍。

1、研究背景與挑戰(zhàn)

      圍柵場效應晶體管（GAA-FETs）因其優(yōu)異的靜電柵控能力，已成為3納米及以下先進集成電路工藝的主流架構(gòu)。然而，為實現(xiàn)更高集成密度的一體化三維集成（Monolithic 3D Integration），業(yè)界面臨一個關鍵挑戰(zhàn)：如何在無單晶硅襯底的堆疊層中，通過全低溫工藝（<450℃）直接制備超細晶硅溝道和高性能GAA-FET器件。傳統(tǒng)微縮刻蝕（Etching）工藝已接近物理極限，亟需新的技術突破。

盡管氣-液-固（VLS）等催化生長技術在過去二十多年中展示了低溫制備超細晶硅納米線（SiNWs）的能力，但在平面襯底上實現(xiàn)高精度空間定位和大規(guī)模器件集成仍面臨巨大困難。此外，由于缺乏對納米線溝道陣列的尺寸、朝向和空間堆疊的精確控制，傳統(tǒng)催化生長制備的原型器件在開關比和亞閾值擺幅等關鍵性能指標上遠落后于主流刻蝕工藝制備的GAA-FET器件。

2、創(chuàng)新突破

       針對上述挑戰(zhàn)，余林蔚教授團隊基于自主創(chuàng)新的面內(nèi)固-液-固（IPSLS）生長機理，結(jié)合一系列關鍵技術突破，成功實現(xiàn)了全球首例可集成的生長制備高性能GAA-FET器件。具體而言，研究團隊在290℃的低溫條件下，直接在絕緣介質(zhì)層上（無需晶圓襯底）精確定位生長出直徑均勻（22.4 ± 2.4 nm）的超細硅納米線溝道陣列。通過開發(fā)原位納米線溝道懸空釋放技術，并結(jié)合優(yōu)化的源漏金屬接觸工藝，團隊首次實現(xiàn)了基于可定位催化生長制備的硅納米線高性能GAA-FET器件。

該器件展現(xiàn)出卓越的性能：開關比高達10^7，亞閾值擺幅低至66 mV/dec，性能媲美采用電子束光刻（EBL）和極紫外光刻（EUV）制備的先進GAA-FETs，突破了傳統(tǒng)催化生長納米線器件的性能瓶頸。

圖1 硅納米線GAA-FET制備流程圖及懸空納米線SEM圖片。

圖2 GAA-FET結(jié)構(gòu)表征

圖3 GAA-FET電學性能

3、重要意義與應用前景

      這一成果不僅展示了低溫生長IPSLS硅納米線在制備高性能GAA-FET器件方面的巨大潛力，更為突破一體化3D集成新架構(gòu)提供了一條全新的可擴展低成本解決方案。與傳統(tǒng)工藝相比，該方法無需超高精度光刻設備和單晶硅襯底，顯著降低了制造成本和熱預算。 

隨著該技術的進一步優(yōu)化和成熟，有望推動高性能、低功耗和高集成度電子器件的快速發(fā)展，并在人工智能、感存算一體芯片等需要多層堆疊的先進領域?qū)崿F(xiàn)廣泛應用。