中科院基于新型SiC復合襯底的低成本MOSFET取得重要進展

作者：集小微 01-09 14:55

來源：中國科學院微電子研究所 #微電子所# #青禾晶元# #中國科學院#

近日，中科院微電子所高頻高壓中心劉新宇研究員團隊與青禾晶元公司、南京電子器件研究所等團隊合作,基于新型6英寸SiC復合襯底成功實現(xiàn)高性能低成本1200V SiC MOSFET。

當前,碳化硅(SiC)晶圓行業(yè)正持續(xù)擴大產(chǎn)能以滿足不斷增長的市場需求。但可用于MOSFET制造的無缺陷襯底(即“高質(zhì)量”襯底)的成品率通常僅為40%-60%。在6-8英寸SiC的生長和提純過程中,自然會產(chǎn)生低等級襯底(即“低質(zhì)量”襯底)。在目前的工業(yè)生產(chǎn)中,這些襯底通常被作為陪片甚至廢料處理,導致高質(zhì)量SiC襯底的生產(chǎn)成本很高,通常占最終MOSFET器件成本的50%以上。此外,SiC襯底的制造過程耗能較高,導致較高的碳排放。

為應對這一挑戰(zhàn),微電子所與合作單位在國際上首次提出了一種新型6英寸單晶SiC復合襯底,通過表面活化鍵合技術和離子注入剝離技術,將高質(zhì)量SiC薄層鍵合轉(zhuǎn)移到低質(zhì)量單晶SiC襯底上,實現(xiàn)了低質(zhì)量單晶SiC襯底有效使用,每個高質(zhì)量SiC晶圓可重復使用超過30次(即每個高質(zhì)量晶圓可以產(chǎn)生超過30個薄層),預計成本降低40%。

該復合襯底表現(xiàn)出與高質(zhì)量襯底相當?shù)娜毕菝芏?界面熱阻低至2.8 +1.4/-0.7 m2K/GW,且鍵合界面處電場強度很小。此界面熱阻是目前國際上報道的SiC與其他材料(如SiC、GaN和Ga2O3)鍵合界面中最低值。在該襯底上生長的6英寸SiC外延層實現(xiàn)了高達99.2%的無致命缺陷良率?；诖?英寸外延層制造的1200V、20mΩ的SiC MOSFET器件展示了超過70%的良率(在IDSS<2μA,在1200V條件下測試),其性能和可靠性可同最先進的商用器件相媲美。電路魯棒性測試顯示,在超過250A、持續(xù)10ms的浪涌電流下,鍵合界面沒有出現(xiàn)退化現(xiàn)象。該成果是首次報道基于SiC復合襯底的晶圓級器件數(shù)據(jù)及高電流魯棒性。結(jié)果表明,這項新的襯底技術具有巨大的潛力,為更加經(jīng)濟和可持續(xù)的SiC功率電子器件提供了重要的發(fā)展方向。

基于該研究成果的論文“Cost-Effective 1200 V SiC MOSFETs on a Novel 150 mm SiC Engineered Substrate with Dummy Grade Material Reuse”,于12月10日以口頭報告形式發(fā)表在第70屆國際電子器件大會上(IEDM 2024)。微電子所王鑫華研究員為第一作者,微電子所劉新宇研究員、青禾晶元公司母鳳文研究員、弗吉尼亞理工大學(現(xiàn)香港大學)張宇昊教授為論文共同通訊作者。