天眼查顯示，陜西亞成微電子股份有限公司近日取得一項(xiàng)名為“一種線性平面功率VDMOS結(jié)構(gòu)及其制備方法”的專利，授權(quán)公告號為CN116613215B，授權(quán)公告日為2024年7月19日，申請日為2023年6月26日。

本發(fā)明提供了一種線性平面功率VDMOS結(jié)構(gòu)及其制備方法，用于解決現(xiàn)有VDMOS結(jié)構(gòu)只適用于小尺寸功率MOS，且采用高濃度高能雜質(zhì)離子注入與二次退火方案形成勢壘屏蔽結(jié)構(gòu)時(shí)工藝實(shí)現(xiàn)困難、穩(wěn)定性較差，以及JFET區(qū)電阻過大的技術(shù)問題。本發(fā)明提供的VDMOS結(jié)構(gòu)制備方法，增加了一次光刻和刻蝕工藝，并采用普通低能離子注入和退火工藝，不需要對離子注入和退火工藝參數(shù)進(jìn)行精細(xì)控制，降低了工藝實(shí)現(xiàn)難度，提高了結(jié)構(gòu)可靠性。同時(shí)，由于屏蔽區(qū)的離子注入能量較低，使得VDMOS結(jié)構(gòu)中屏蔽區(qū)的結(jié)深較淺，JFET區(qū)深度減小，降低了JFET區(qū)電阻；另外采用光刻圖形定義屏蔽區(qū)的橫向延伸長度，使屏蔽區(qū)相對于基區(qū)額外的橫向延伸長度可控，適用于大尺寸功率MOS器件Id?Vd線性特性的改善。