近日，清華大學(xué)集成電路學(xué)院用于超導(dǎo)量子計(jì)算機(jī)的低溫CMOS芯片成果被《自然·電子》重點(diǎn)關(guān)注。

該項(xiàng)成果以“A Cryo-CMOS Quantum Computing Unit Interface Chipset in 28nm Bulk CMOS with Phase-Detection based Readout and Phase-Shifter based Pulse Generation”（采用相位檢測(cè)讀出和移相器脈沖產(chǎn)生技術(shù)的28nm體硅工藝低溫CMOS量子計(jì)算單元接口芯片組）為題，于2024年2月發(fā)表在IEEE國(guó)際固態(tài)電路會(huì)議（ISSCC）上。

據(jù)悉，《自然·電子》2024年3月刊從ISSCC’24會(huì)議論文中遴選了包括本成果在內(nèi)的4篇論文作為“研究亮點(diǎn)”專(zhuān)門(mén)報(bào)道。

此次在ISSCC’24上發(fā)表的低溫CMOS雙量子比特接口芯片組，采用28nm CMOS工藝設(shè)計(jì)實(shí)現(xiàn)，具備完整的操控與反射讀出功能。其中的操控芯片采用基于移相器的極坐標(biāo)架構(gòu)實(shí)現(xiàn)了具備絕熱門(mén)導(dǎo)數(shù)消除（derivative removal by adiabatic gate, DRAG）功能的XY通道脈沖產(chǎn)生電路，反射讀出芯片采用基于時(shí)間數(shù)字轉(zhuǎn)換器（time-to-digital converter, TDC）的相位檢測(cè)電路實(shí)現(xiàn)了量子比特狀態(tài)的片上讀出。操控芯片的功耗降低至4.3mW/量子比特；讀出芯片對(duì)兩個(gè)量子比特進(jìn)行狀態(tài)讀出的功耗為11mW，能效優(yōu)于文獻(xiàn)最好水平3倍。

清華大學(xué)集成電路學(xué)院消息稱(chēng)，研究工作由集成電路學(xué)院“低功耗、射頻集成電路與醫(yī)療微電子”團(tuán)隊(duì)聯(lián)合北京量子信息科學(xué)研究院、新加坡南洋理工大學(xué)相關(guān)團(tuán)隊(duì)合作完成。