當(dāng)半導(dǎo)體技術(shù)邁向后摩爾時(shí)代，晶體管接觸多晶硅間距（Contacted Poly Pitch, CPP）作為衡量先進(jìn)邏輯工藝節(jié)點(diǎn)的核心指標(biāo)，正在重構(gòu)芯片性能、功耗與集成度的三維博弈邊界。CPP的全面微縮需要溝道長(zhǎng)度和接觸長(zhǎng)度同步減小，然而，接觸電極在小尺寸下的有效形成和電流擁擠現(xiàn)象導(dǎo)致的接觸電阻驟增問題，成為制約器件極限微縮的關(guān)鍵挑戰(zhàn)。此外，現(xiàn)有基于先進(jìn)節(jié)點(diǎn)的新器件研究多聚焦于單器件層面的性能突破，鮮有涉及集成陣列的功能電路驗(yàn)證，而后者正是新器件能否從實(shí)驗(yàn)室走向產(chǎn)業(yè)（Lab-to-Fab），真正拓展硅技術(shù)的關(guān)鍵。

針對(duì)上述挑戰(zhàn)難題，復(fù)旦大學(xué)微電子學(xué)院周鵬/王水源團(tuán)隊(duì)提出了一種兼具低接觸電阻與保形作用的復(fù)合金屬電極策略，突破二維晶體管接觸長(zhǎng)度微縮瓶頸，實(shí)現(xiàn)CPP全面微縮至60nm，不僅接近當(dāng)前主流FinFET工藝的物理極限（TSMC N7節(jié)點(diǎn)CPP≈54nm），更獲得了超節(jié)點(diǎn)性能，滿足2034年國(guó)際器件與系統(tǒng)路線圖（International Roadmap for Devices and Systems, IRDS）中先進(jìn)晶體管的性能目標(biāo)（0.7nm/A7節(jié)點(diǎn)）。

5月12日，相關(guān)成果以“Channel and contact length scaling of two-dimensional transistors using composite metal electrodes”為題發(fā)表于國(guó)際頂級(jí)期刊《自然-電子學(xué)》（Nature Electronics），DOI: 10.1038/s41928-025-01382-6。

溝道-接觸全面微縮的器件表現(xiàn)出優(yōu)異的電學(xué)性能，包括超過108的開關(guān)比，高達(dá)300μA μm-1（700μA μm-1 for CPP=80nm）的開態(tài)電流和低至1pA μm-1的關(guān)態(tài)電流，優(yōu)于其他新型小尺寸晶體管技術(shù)（如CNT、MoS2 FETs）。進(jìn)一步，團(tuán)隊(duì)構(gòu)建了全面微縮的二維晶體管陣列，具有高良率和均一性，并驗(yàn)證了先進(jìn)邏輯集成應(yīng)用的可行性。這項(xiàng)研究成果不僅為實(shí)現(xiàn)二維晶體管尺寸和性能極限提供了新技術(shù)路徑，更為后摩爾時(shí)代低功耗邏輯電路設(shè)計(jì)與實(shí)現(xiàn)提供了新范式。

CPP=60nm的全面極限微縮與超節(jié)點(diǎn)性能比較

復(fù)旦大學(xué)集成芯片與系統(tǒng)全國(guó)重點(diǎn)實(shí)驗(yàn)室、集成電路與微納電子創(chuàng)新學(xué)院、微電子學(xué)院周鵬教授和王水源研究員為論文通訊作者，王水源研究員和博士生陳思凡為論文第一作者。研究工作得到了科技部重點(diǎn)研發(fā)計(jì)劃、國(guó)家自然科學(xué)基金、上海市科委等項(xiàng)目的資助，以及科學(xué)探索獎(jiǎng)的支持。