當下全球正面臨著以人工智能為主要推動力的“第三次工業(yè)革命”階段。2023年以來，英偉達、AMD、英特爾等半導體企業(yè)相繼推出了更高算力和創(chuàng)新架構(gòu)的旗艦級AI加速器芯片，推動了“智算”時代的前進。其中值得一提的是，這些高算力芯片均采用了Chiplet芯片設(shè)計架構(gòu)，這顛覆了既往的傳統(tǒng)芯片設(shè)計方法，同時持續(xù)推升EDA工具研發(fā)的復雜度。與此同時，人工智能與EDA的互為催化與驅(qū)動也得到了智算時代帶來的動力，在第一階段，單點EDA工具引入ML提升效率，同時，新的智算芯片為EDA帶來了更高算力與更高的性能；第二階段，AI與大數(shù)據(jù)融合驅(qū)動EDA流程，對芯片PPA設(shè)計進行全面優(yōu)化；第三階段，將衍生到生成式AI與EDA深度融合成為下一代EDA技術(shù)，進行EDA設(shè)計流程的全面革新。

同時，徐昀女士指出，隨著全球算力競爭從超算轉(zhuǎn)向智算，國產(chǎn)EDA產(chǎn)業(yè)既面臨嚴重挑戰(zhàn)，也迎來了巨大發(fā)展機遇和廣闊成長空間。從2018年到2022年，中國銷售額過億元的芯片設(shè)計企業(yè)年復合增長率高于28%，但國產(chǎn)EDA企業(yè)只有芯片設(shè)計企業(yè)增長率的一半左右，發(fā)展?jié)撃芫薮?。但由于EDA賽道本身的高技術(shù)門檻、深護城河和高積累、高投入的固有特性，本土企業(yè)目前仍缺乏世界級的領(lǐng)軍人物和頂級技術(shù)人才，多以開發(fā)單點工具為主，缺少全鏈條企業(yè)，并且缺乏并購整合的經(jīng)驗與能力，產(chǎn)業(yè)鏈上下游生態(tài)協(xié)同配合亟待優(yōu)化。

數(shù)字芯片是數(shù)字經(jīng)濟創(chuàng)新轉(zhuǎn)型中的主要驅(qū)動力，超算/智算芯片均為大型數(shù)字芯片，2022年全球芯片市場規(guī)模為5735億美元，數(shù)字芯片占比為84.48%，可見，國產(chǎn)EDA急需在數(shù)字芯片領(lǐng)域取得突破。

所當乘者勢也，不可失者時也。過去幾年，受政策和資本的推動，國內(nèi)EDA產(chǎn)業(yè)快速發(fā)展。合見工軟自公司正式投入運營以來，明時達勢，成功抓住了產(chǎn)業(yè)風口，駛?cè)肓税l(fā)展的快車道，從公司產(chǎn)品線布局到規(guī)?；M織架構(gòu)搭建，在多個層面均堅持了多維演進路線。

短時間內(nèi)就取得如此傲人成就的背后，是合見工軟所堅持的內(nèi)外結(jié)合的組合拳發(fā)展策略：技術(shù)創(chuàng)新+構(gòu)筑生態(tài)+并購整合。在吸引國際知名專家、培養(yǎng)人才梯隊的同時，合見工軟注重以DTCO理念指引芯片協(xié)同設(shè)計，再加上敏銳的市場洞察力，適時出擊發(fā)起并購整合，目前成功發(fā)起并購四起，以點帶面，多維驅(qū)動。

在EDA工具研發(fā)和全流程打造方面，合見工軟堅持“多維演進”的策略。其核心基礎(chǔ)來自：當前數(shù)字系統(tǒng)與芯片設(shè)計，無論是AI、超算，還是汽車、5G的電子系統(tǒng)，都要首先進行一個頂層的，包含了芯片、整機系統(tǒng)和軟件等的系統(tǒng)設(shè)計。這一過程涵蓋了架構(gòu)設(shè)計、IP導入和軟件協(xié)同。而數(shù)字芯片設(shè)計復雜度的提升又不斷推高著驗證時間成本，“驗證”這一環(huán)節(jié)所需的時間和費用巨大，為驗證工程師帶來準確和高效的驗證平臺，對芯片一次流片成功至關(guān)重要。此外，對Chiplet架構(gòu)、封裝以及PCB設(shè)計的權(quán)衡也和系統(tǒng)設(shè)計息息相關(guān)，要保證芯片設(shè)計、制造的聯(lián)合優(yōu)化以及EDA工具的結(jié)果可收斂性，向客戶展示最佳的PPA效果。

大會現(xiàn)場，合見工軟展示了覆蓋系統(tǒng)、IP、實現(xiàn)、驗證、芯粒/封裝/PCB等多個維度的9款EDA工具，其中部分產(chǎn)品已經(jīng)實現(xiàn)了迭代。這些自主研發(fā)的芯片設(shè)計全流程EDA工具，全方位多角度展示了合見工軟“多維演進”策略。這些工具平臺包括：

在“驗證+”維度，合見工軟帶來了商用級虛擬原型設(shè)計與仿真工具套件V-Builder/vSpace和商用級的全場景驗證硬件系統(tǒng)UVHS。

商用級的全場景驗證硬件系統(tǒng)UVHS一體化支持硬件仿真模式和原型驗證模式，對“emulation+prototyping”做了融合，在同一個硬件上可以通過軟件切換提供原型驗證和硬件仿真兩種模式。V-Builder/vSpace仿真工具套件則是全場景驗證解決方案的重要組合之一，可以幫助用戶在芯片與整機系統(tǒng)設(shè)計過程中更早開始進行軟件開發(fā)，目前V-Builder/vSpace與UVHS均經(jīng)過了多家客戶的主流大芯片項目的全流程實踐檢驗，成功解決了超大規(guī)模芯片軟硬件協(xié)同驗證的難題。

在“數(shù)字+”維度，合見工軟推出了測試向量自動生成工具UniVista Tespert ATPG。該產(chǎn)品集成了Debugger工具，采用多線程并行引擎，可幫助工程師在進行大規(guī)模SoC集成電路設(shè)計中實現(xiàn)可測性設(shè)計（DFT），有效降低測試成本，提升芯片質(zhì)量和良率，縮短芯片設(shè)計周期，助力集成電路測試快速簽核。

在“芯片+”維度，合見工軟帶來了企業(yè)新一代電子系統(tǒng)設(shè)計平臺UniVista Archer，包括UniVista Archer Schematic原理圖設(shè)計平臺和Univista Archer PCB版圖設(shè)計平臺，結(jié)合最新一代的UniVista EDMPro電子系統(tǒng)研發(fā)管理平臺，一起構(gòu)筑了電子系統(tǒng)與芯片設(shè)計聯(lián)動平臺，打通了電子系統(tǒng)與PCB level、封裝的集中管理堵點，做到電子系統(tǒng)和芯片設(shè)計真正的“芯機聯(lián)動”。

除此之外，合見工軟在“EDA+IP”戰(zhàn)略實施上堅持了“自研+并購”雙軌并驅(qū)的原則。目前不但正在自研大數(shù)字芯片的核心IP如DDR、PCle、HBM等，還通過對北京諾芮集成電路設(shè)計有限公司的并購，實現(xiàn)了Memory Interface、PCIe Gen5和RDMA/Ethernet，以及Chiplet接口和IO Die等完整解決方案的全國產(chǎn)化。

人工智能時代，強大的AI引擎能為EDA技術(shù)發(fā)展全面賦能。合見工軟正在致力于打造AI引擎與EDA工具結(jié)合的下一代數(shù)字芯片設(shè)計流程EDA平臺，基于LLM引擎，和合見工軟商用的數(shù)字EDA平臺，將能在功能驗證層面、設(shè)計實現(xiàn)層面和測試量產(chǎn)層面，幫助工程師更快的驗證分析、優(yōu)化PPA并加快芯片量產(chǎn)。

EDA行業(yè)作為半導體行業(yè)“皇冠上的明珠”，發(fā)展門檻高、投入大、人才搭建和培養(yǎng)難。合見工軟自成立起，堅持研發(fā)投入和人才培養(yǎng)并重， 始終不忘“打造比肩國際水平的EDA工具”的初心。在圓桌論壇環(huán)節(jié)，徐昀女士介紹到，合見工軟過去兩年已投入研發(fā)經(jīng)費超10億元，公司運營團隊客戶服務(wù)經(jīng)驗豐富，研發(fā)團隊成員專業(yè)資深、多數(shù)有海外經(jīng)歷。