據(jù)天眼查顯示，新華三技術(shù)有限公司“一種FPGA測(cè)試數(shù)據(jù)采集方法、FPGA及裝置”專利公布，申請(qǐng)公布日為2024年12月31日，申請(qǐng)公布號(hào)為CN119226062A。

本申請(qǐng)實(shí)施例提供了一種FPGA測(cè)試數(shù)據(jù)采集方法、FPGA及裝置，涉及測(cè)試技術(shù)領(lǐng)域，應(yīng)用于FPGA，上述方法包括：接收調(diào)試機(jī)發(fā)送的配置信息；其中，配置信息表示信號(hào)數(shù)據(jù)采集的終止條件、采樣深度；采集FPGA所處理的信號(hào)數(shù)據(jù)，將所采集的信號(hào)數(shù)據(jù)存儲(chǔ)于FPGA中的RAM內(nèi)；從所采集的信號(hào)數(shù)據(jù)滿足終止條件起，延時(shí)停止信號(hào)數(shù)據(jù)采集；從RAM中存儲(chǔ)的信號(hào)數(shù)據(jù)內(nèi)讀取測(cè)試數(shù)據(jù)；其中，測(cè)試數(shù)據(jù)為連續(xù)采集的、在采樣深度個(gè)時(shí)鐘周期中采集的信號(hào)數(shù)據(jù)，測(cè)試數(shù)據(jù)中包含在滿足終止條件的時(shí)鐘周期中采集的信號(hào)數(shù)據(jù)；根據(jù)測(cè)試數(shù)據(jù)生成測(cè)試文件，向調(diào)試機(jī)發(fā)送測(cè)試文件。應(yīng)用本申請(qǐng)實(shí)施例提供的方案能夠降低FPGA的調(diào)試成本。